| 摘要 |
<p>최적화된 동적 비순차적 VLIW 파이프라인을 위한 하드웨어/소프트웨어 공동 설계. 예를 들어, 장치의 일 실시예는 다음을 포함한다: 메모리로부터 이들의 프로그램 순서로 VLIW들을 페치하기 위한 명령어 페치 유닛 - VLIW 들의 각각은 음절들 사이의 데이터 흐름 의존성들 및 거짓 출력 의존성들을 제거하는 순서로 VLIW들이 되도록 그룹화되는 복수의 RISC 명령어 음절을 포함함 -; 이들의 프로그램 순서로 VLIW들을 디코딩하고 또한 병렬로 각각의 디코딩된 VLIW의 음절들을 출력하기 위한 디코딩 유닛; 및 양호하게는 다른 음절들과 병렬로 음절들을 실행하기 위한 비순차적 실행 엔진 - 음절들의 적어도 일부는 이들이 상기 디코딩 유닛으로부터 수신되는 순서와는 상이한 순서로 실행될 것이고, 상기 비순차적 실행 엔진은 연산들을 실행할 때 음절들 사이의 데이터 흐름 의존성들 및 거짓 출력 의존성들을 검사하지 않는 하나 이상의 처리 단들을 가짐 -.</p> |
