电路板成型方法及电路板

摘要

本发明公开了一种电路板成型方法及电路板，涉及电路板制作技术领域，为减小电路板的外形公差而发明。所述电路板成型方法，包括：步骤11，确定位于一张母板上的各个套板的涨缩系数；步骤12，根据所述涨缩系数，并利用与各个套板相对应的设计成型定位孔或设计成型定位部，在各个套板的非功能区制作实际成型定位孔，所述设计成型定位孔为各个套板在发生涨缩偏移前所对应的成型定位孔，所述实际成型定位孔为各个套板在发生涨缩偏移后所对应的成型定位孔；步骤13，利用所述实际成型定位孔对各个套板定位后加工各个套板的外形，以便形成独立的电路板。本发明可用于电路板的成型加工。

主权项

一种电路板成型方法，其特征在于，包括：步骤11，确定位于一张母板上的各个套板的涨缩系数；步骤12，根据所述涨缩系数，并利用与各个套板相对应的设计成型定位孔或设计成型定位部，在各个套板的非功能区制作实际成型定位孔或实际成形定位部，所述设计成型定位孔或设计成型定位部为各个套板在发生涨缩偏移前所对应的成型定位孔或成型定位部，所述实际成型定位孔或实际成形定位部为各个套板在发生涨缩偏移后所对应的成型定位孔或成型定位部；步骤13，利用所述实际成型定位孔或实际成形定位部对各个套板定位后加工各个套板，以便形成电路板；所述步骤11包括：步骤111，在所述母板上设置与各个套板相对应的识别部，所述识别部随着各个套板的涨缩偏移而发生涨缩偏移；步骤112，确定与各个套板相对应的所述识别部的涨缩系数，将所述识别部的涨缩系数作为相对应的各个套板的涨缩系数；所述步骤111包括：步骤111a′，在制作所述母板的各层电路图形时，在各层电路图形上并在各个套板的非功能区制作至少三个对位标靶，各对位标靶随着对应的各套板的涨缩偏移而发生涨缩偏移，根据最后一层电路图形上的所述至少三个对位标靶而形成所述识别部或将最后一层电路图形上的所述至少三个对位标靶形成的图形的形心作为所述识别部。