基于FPGA的多路循环数据压缩器和解压缩器以及方法

摘要

本发明涉及一种基于FPGA的多路循环数据压缩器和解压缩器以及方法，采用基于FPGA的ASIC设计技术，满足旋翼应变数据处理系统功耗低、体积小、重量轻、集成度高、单位时间内数据处理量大、可扩展性好等性能要求；将应变量量化等级选为16bit，提高了多旋翼应变采集数据的精度，保证量化精度的同时实现了实时处理；数据还原误差在10^-3～10^-2量级之间，符合精度需求；对异常应变值进行了及时还原。

主权项

一种基于FPGA的多路循环数据压缩器，其特征在于包括ramp1存储器、rams1存储器、量化器、预测器、减法器和自适应因子计算器；减法器：输入端为需要编码的数据和ramp1存储器的输出端；将输入值Si与ramp1存储器的输出值相减，其结果输出至与其相连的量化器；量化器：输入端连接减法器和rams1存储器的输出端，输出端为压缩器的输出端，同时连接自适应因子计算器和预测器的输入端；从rams1存储器读取当前自适应因子参数indexi，对di进行量化产生一个有符号的4位二进制编码值Ci；自适应因子计算器：输出端连接rams1存储器的输入端；编码值Ci作为输入，通过自适应因子计算器求出自适应因子更新值Index；预测器：输出端连接ramp1存储器的输入端；编码值Ci作为输入，通过预测器求出预测值更新值S_p；ramp1存储器：输出端连接减法器的输入端；数据宽度16bit，用于多路压缩的预测值参数缓存，输出为减法器提供当前样本的预测值S_pi；rams1存储器：输出端连接量化器的输入端；数据宽度7bit，用于多路压缩的自适应因子参数缓存，输出为量化器提供当前样本数据处理所需要的参数自适应因子indexi。