发明名称 Galvanisierte Platinenanordnung und Herstellungsverfahren dafür
摘要 Die Erfindung betrifft ein Verfahren zur Herstellung einer galvanisierten Platinenanordnung, das folgende Schritte umfasst: Bereitstellen einer Platte (1), die ein Substrat (11) und eine erste elektrisch leitende Schicht (12) umfasst, wobei das Substrat (11) eine erste Oberfläche (111) und eine zweite Oberfläche (112) aufweist, die einander gegenüber liegen, wobei sich die erste elektrisch leitende Schicht (12) an der ersten Obrfläche (111) befindet, wobei die Dicke der ersten elektrisch leitenden Schicht (12) kleiner ist als der Abstand zwischen der ersten und der zweiten Oberfläche (111, 112); Bearbeiten der zweiten Oberfläche (112) des Substrats (11) in einem nichtchemischen Ätzverfahren, um eine Durchgangsöffnung (113) zu bilden, wobei der der ersten Oberfläche (111) des Substrats (11) entsprechende Teil der Durchgangsöffnung (113) von der ersten elektrisch leitenden Schicht (12) abgedeckt ist; Auffüllen der Durchgangsöffnung (113) durch Galvanisieren, um einen Leiter (2) zu bilden, dessen Dicke größer ist als die der ersten elektrisch leitenden Schicht (12); und Ätzen der ersten elektrisch leitenden Schicht (12), um eine erste und eine zweite Leitung (121, 122) zu bilden, die voneinander getrennt sind, wobei die erste Leitung (121) einstückig an den Leiter (2) angeschlossen ist. Des Weiteren stellt die Erfindung eine galvanisierte Platinenanordnung (100) bereit, die gemäß den oben genannten Schritten hergestellt ist.
申请公布号 DE102014104137(A1) 申请公布日期 2015.10.01
申请号 DE201410104137 申请日期 2014.03.25
申请人 BOARDTEK ELECTRONICS CORPORATION 发明人 LEE, CHIEN-CHENG
分类号 H05K3/42 主分类号 H05K3/42
代理机构 代理人
主权项
地址