发明名称 |
半导体器件 |
摘要 |
本发明公开了一种半导体器件,在其内部沿半导体芯片外围形成由导电材料制成的多个密封环,以包围电路形成部分,密封环与半导体衬底连接并以遍及所有的布线绝缘膜的方式被隐埋在多层布线绝缘膜内,并且在这种多个密封环内的指定位置上以使彼此相邻的密封环上的狭缝状槽口不对准的方式形成一个或多个狭缝状槽口。 |
申请公布号 |
CN100355067C |
申请公布日期 |
2007.12.12 |
申请号 |
CN03157721.0 |
申请日期 |
2003.08.29 |
申请人 |
恩益禧电子股份有限公司 |
发明人 |
冈田纪雄;相泽宏一;民田浩靖 |
分类号 |
H01L23/52(2006.01);H01L21/768(2006.01);H01L21/3205(2006.01) |
主分类号 |
H01L23/52(2006.01) |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
穆德骏;陆弋 |
主权项 |
1.一种半导体器件,包括:半导体芯片,带有电路形成部分,包括依次层叠在半导体衬底上的多层布线绝缘膜和形成于所述多层布线绝缘膜内的多层互连;其中,至少两个布线槽通过所述多层布线绝缘膜、沿所述半导体芯片外围、以包围所述半导体衬底上指定区域的方式朝上或朝下形成,所述至少两个布线槽包括围绕内布线槽的外布线槽;其中,在每个所述布线槽内,密封环由铜或铜系导电材料制成的导电层形成并通过第一铜扩散预防膜隐埋,每个密封环被连接至在所述半导体衬底上形成的扩散区;其中,所述多层布线绝缘膜至少有一层包含低介电常数膜,该低介电常数膜的介电常数低于或等于甲基-硅倍半氧烷的介电常数或者氢-硅倍半硅氧烷的介电常数;和其中,在所述各布线绝缘膜的较低一层与较高一层之间形成至少一层第二铜扩散预防膜,每个第二导电扩散预防膜与所述各第一铜扩散预防膜中的对应一层相连接。 |
地址 |
日本神奈川 |