发明名称 |
具有倾斜布线的半导体集成电路及其布图方法 |
摘要 |
提供一种不必延长布线长度、利用实际的处理时间来进行布线设计的半导体集成电路。在具有多层布线层的布图平面上设置具有引线的晶体管、单元和兆单元。在整个布图平面上设定初始指定区域,在初始指定区域内的布线层上指定布线方向。在初始指定区域内指定再指定区域,改变再指定区域内的布线层的布线方向。根据布线方向经过布线层来形成连接引线之间的布线。 |
申请公布号 |
CN100351841C |
申请公布日期 |
2007.11.28 |
申请号 |
CN200410102393.3 |
申请日期 |
2004.11.10 |
申请人 |
株式会社东芝 |
发明人 |
奥村淳之 |
分类号 |
G06F17/50(2006.01);H01L21/82(2006.01) |
主分类号 |
G06F17/50(2006.01) |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
沈昭坤 |
主权项 |
权利要求书1、一种半导体集成电路,其特征在于,包括在核心区内配置的逻辑单元的内侧区域和邻近的外侧区域以及所述核心区的外周内侧区域的至少一个区域内、并且在多层布线层的至少一层的指定布线层内,在0度、45度、90度和135度方向中的单一方向的第一方向上布线的多条第一布线;以及在所述区域之外的布线区域中、并且在所述指定布线层内,在与所述第一方向不同的0度、45度、90度和135度方向中的单一方向的第二方向上布线的多条第二布线。 |
地址 |
日本东京 |