静电放电电路和减少半导体芯片的输入电容的方法

摘要

一种用于半导体芯片的多模静电放电(ESD)电路包括第一和第二ESD二极管。在第一模式中，大于所述半导体芯片的电源电压的本体电压被施加到所述第一ESD二极管，并且小于所述半导体芯片的地电压的本体电压被施加到所述第二ESD二极管。在第二模式中，基本等于所述半导体芯片的电源电压的本体电压被施加到第一ESD二极管的本体，并且基本等于所述半导体芯片的地电压的本体电压被施加到第二ESD二极管。

主权项

1.一种用于半导体芯片的多模静电放电(ESD)电路，所述半导体芯片包括输入缓冲器，所述电路包括：一个或多个与所述输入缓冲器的输入端连接的ESD二极管，其被适配成对被施加到所述输入缓冲器的输入端的静位觉进行放电；和一个或多个本体电压改变单元，其被适配成将一个或多个各自本体电压施加到所述一个或多个ESD二极管；其中，在所述ESD电路处于第一模式的情况下，所述一个或多个各自本体电压中的每一个具有大于所述ESD电路的电源电压或者小于所述ESD电路的地电压的电压电平，并且在所述ESD电路处于第二模式的情况下，所述一个或多个本体电压改变单元被进一步适配成将所述一个或多个各自本体电压施加到所述一个或多个ESD二极管，所述各自本体电压具有等于所述ESD电路的电源电压或者所述ESD电路的地电压的各自电压电平。