一种大容量无刷新的高速统计计数器

摘要

本发明适用于芯片设计领域，提供了一种大容量无刷新的高速统计计数器，所述统计计数器包括：至少一个第一级计数器，选通器，累加器，第二级计数器，以及刷新控制器，所述第二级计数器为RAM计数器。本发明提供的统计计数器能够满足大量计数条目、长刷新周期并能够快速进行统计的应用需求，且实现成本低。

主权项

1、一种大容量无刷新的高速统计计数器，其特征在于，所述统计计数器包括：至少一个第一级计数器，用于产生计数值，并根据清零控制信号清零；选通器，用于根据选通控制信号从所述第一级计数器中选择一个第一级选通计数器；累加器，用于将所述第一级选通计数器的计数值与第二级计数器输出的计数值累加，输出累加计数值；第二级计数器，用于将与所述第一级选通计数器的地址对应的计数值输出至累加器，并将所述累加计数值存入所述第一级选通计数器的原地址；以及刷新控制器，用于向所述选通器发送选通控制信号，产生所述第一级选通计数器在所述第二级计数器中的地址，控制所述第二级计数器的写使能将所述累加计数值存入所述第二级计数器中所述第一级选通计数器的原地址，并向所述第一级选通计数器发送清零控制信号；所述第二级计数器为RAM计数器。