发明名称 | 半导体存储设备 | ||
摘要 | 一种半导体存储设备,包括:存储单元阵列;解码器单元,用于选择存储单元阵列的字线;第一空单元阵列,其连接到第一空位线,并且沿着字线相对于存储单元阵列位于远离解码器单元的第一位置处;第二空单元阵列,其连接到第二空位线,并且沿着字线相对于存储单元阵列位于远离解码器单元的第二位置处,所述第二位置比所述第一位置距离所述解码器单元更远;定时控制单元,用于确定内部控制信号的激活和抑止。 | ||
申请公布号 | CN100351948C | 申请公布日期 | 2007.11.28 |
申请号 | CN200310104625.4 | 申请日期 | 2003.10.29 |
申请人 | 富士通株式会社 | 发明人 | 芦泽哲夫;横关亘 |
分类号 | G11C11/41(2006.01) | 主分类号 | G11C11/41(2006.01) |
代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 李辉 |
主权项 | 权利要求书1、一种半导体存储设备,该半导体存储设备包括:存储单元阵列;解码器单元,用于选择存储单元阵列的字线;第一空单元阵列,其连接到第一空位线,并且沿着字线相对于存储单元阵列位于远离解码器单元的第一位置处;第二空单元阵列,其连接到第二空位线,并且沿着字线相对于存储单元阵列位于远离解码器单元的第二位置处,所述第二位置比所述第一位置距离所述解码器单元更近;定时控制单元,用于确定内部控制信号的激活和抑止,其中,定时控制单元根据经由第二空单元阵列的相应空单元而通过第二空位线的第一信号而确定内部控制信号的激活定时,根据经由第一空单元阵列的相应空单元而通过第一空位线的第二信号而确定内部控制信号的抑止定时。 | ||
地址 | 日本神奈川县川崎市 |