发明名称 |
信号解码电路 |
摘要 |
本发明提供信息记录和再现设备,方法及信号解码电路。在最大后验概率解码(MAP解码)中,噪声相关性算术运算器84依据训练,计算先前和未来状态的、依赖于前N位和后Q位的输入信号模式的噪声相关性和噪声偏差,并保存所述噪声相关性和噪声偏差。当再现时,在白噪声算术运算器91中,通过利用存储的噪声相关性和噪声偏差,得到其中有色噪声被转换成白噪声的先前和未来状态的白噪声值。在输入信号算术运算器92中,根据先前和未来状态的白噪声值及偏差,计算MAP解码的输入信号(信道信息)∧C(y<SUP>k</SUP>|s<SUP>m</SUP><SUB>k</SUB>)。根据该输入信号,得到MAP解码中的似然。 |
申请公布号 |
CN100344067C |
申请公布日期 |
2007.10.17 |
申请号 |
CN01143388.4 |
申请日期 |
2001.12.21 |
申请人 |
富士通株式会社 |
发明人 |
市原一人;菅原隆夫;佐藤裕一;森田俊彦;高津求 |
分类号 |
H03M13/00(2006.01);G11B20/10(2006.01);G11B5/09(2006.01) |
主分类号 |
H03M13/00(2006.01) |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
吴丽丽 |
主权项 |
1.一种信号解码电路,包括:将编码信息记录在介质中的编码器(54);用从所述介质中读出的信号执行最大后验概率解码或维特比解码作为重复类型解码的解码器(60);噪声相关性算术运算器(84),用于响应于来自均衡器(58)的输入信号,计算当前状态的依赖于过去或未来输入信号模式的噪声偏差和噪声相关性;保存所述噪声的所述相关性和偏差的存储器(88);白噪声算术运算器(91),用于通过利用保存在所述存储器(88)中的所述噪声相关性和噪声偏差,获得其中有色噪声被转换成白噪声的所述输入信号模式的白噪声值;和输入信号算术运算器(92),用于根据所述白噪声值和白噪声的偏差,计算所述解码器的输入信号。 |
地址 |
日本神奈川 |