| 发明名称 | 半导体装置的制造方法 | ||
| 摘要 | 本发明提供可抑制栅绝缘膜的形成引起的沟道掺杂区域的杂质浓度降低的半导体装置的制造方法。在形成有硅氧化膜(20)及硅氮化膜(21)的状态下，从Y方向的斜上方离子注入p型杂质(23<SUB>1</SUB>、23<SUB>2</SUB>)。当定义第1部分(21<SUB>1</SUB>)和第4部分(21<SUB>4</SUB>)的间隔及第3部分(21<SUB>3</SUB>)和第6部分(21<SUB>6</SUB>)的间隔为W1，第2部分(21<SUB>2</SUB>)和第5部分(21<SUB>5</SUB>)的间隔为W2，硅氧化膜(20)及硅氮化膜(21)的合计的膜厚为T时，作为离子注入的注入角度α，采用tan<SUP>－1</SUP>(W2/T)＜α≤tan<SUP>－1</SUP>(W1/T)的关系成立范围内的注入角度。在该范围内规定注入角度α后，通过硅氧化膜(13)向第2侧面(10A<SUB>2</SUB>)及第5侧面(10A<SUB>5</SUB>)内离子注入杂质(23<SUB>1</SUB>、23<SUB>2</SUB>)。 | ||
| 申请公布号 | CN101055842A | 申请公布日期 | 2007.10.17 |
| 申请号 | CN200710104006.3 | 申请日期 | 2004.02.27 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 田中义典;堀田胜之;小林平治 |
| 分类号 | H01L21/336(2006.01);H01L21/265(2006.01);H01L21/8242(2006.01) | 主分类号 | H01L21/336(2006.01) |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 王忠忠 |
| 主权项 | 1.一种半导体装置的制造方法，该半导体装置在由形成于半导体基板的主面内的元件分离区域规定的元件形成区域，形成具有源极和漏极区、沟道掺杂区域及栅极结构的晶体管，上述制造方法具备以下工序：(a)在半导体基板的主面上形成第1绝缘膜的工序；(b)在上述第1绝缘膜上形成导电膜的工序；(c)通过上述导电膜及上述第1绝缘膜向上述元件形成区域的整个面离子注入第1导电型的杂质，形成沟道掺杂区域的工序；(d)通过对上述导电膜进行构图，形成栅电极的工序；(e)通过向从上述栅电极露出的部分的上述主面内导入杂质，形成源极和漏极区的工序。 | ||
| 地址 | 日本东京都 | ||