发明名称 用于控制处理器与外设之间的通信的控制器和方法
摘要 本发明涉及一种基于多线程操作系统的数据处理系统。所述数据处理系统包括:至少一个处理器(PROC),用于基于多线程对数据进行处理;至少一个控制器单元(CU),用于控制所述至少一个处理器(PROC)与外设(PD)之间的通信,其中所述外设与所述至少一个控制器单元(CU)相连。所述至少一个控制器单元(CU)包括:至少一个缓冲存储器(BM),对来自与所述至少一个控制器单元(CU)相连的所述外设(PD)的数据进行缓冲;以及至少一个存储管理单元(MMU),通过把所述至少一个缓冲存储器(BM)映射到N个存储体(C0-C3)来管理对所述至少一个缓冲存储器(BM)的访问,其中每一个存储体都具有专用预取寄存器(Addr_0-Addr_3)。把所述多线程(T0-T3)中至少一个线程映射到所述N个存储体(C0-C3)中的一个存储体和该存储体的专用预取寄存器(Addr_0-Addr_3)。
申请公布号 CN101040255A 申请公布日期 2007.09.19
申请号 CN200580033360.0 申请日期 2005.07.22
申请人 皇家飞利浦电子股份有限公司 发明人 奇·Y·恩吉;尼蒂·S·卡布拉
分类号 G06F9/38(2006.01);G06F12/06(2006.01);G06F12/08(2006.01) 主分类号 G06F9/38(2006.01)
代理机构 中科专利商标代理有限责任公司 代理人 宋焰琴
主权项 1.一种基于多线程操作系统的数据处理系统,包括:至少一个处理器(PROC),用于基于多线程(T0-T3)对数据进行处理;至少一个控制器单元(CU),用于控制所述至少一个处理器(PROC)与外设(PD)之间的通信,其中所述外设与所述至少一个控制器单元(IU)相连,所述至少一个控制器单元(CU)包括:至少一个缓冲存储器(BM),用于对来自与所述至少一个控制器单元(CU)相连的所述外设(PD)的数据进行缓冲;以及至少一个存储管理单元(MMU),通过把所述至少一个缓冲存储器(BM)映射到N个存储体(C0-C3)来管理对所述至少一个缓冲存储器(BM)的访问,其中每一个存储体都具有专用预取寄存器(Addr_0-Addr_3),把所述多线程(T0-T3)中至少一个线程映射到所述N个存储体中的一个存储体和该存储体的专用预取寄存器(Addr_0-Addr_3)。
地址 荷兰艾恩德霍芬