| 发明名称 | 半导体存储装置及其制造方法 | ||
| 摘要 | 一种半导体存储装置，具备：配设于基板(1)上的第一区域的选择栅(3a)、配设于与第一区域邻接的第二区域的浮置栅(6a)、配设于与第二区域邻接的第三区域的第二扩散区域(7b)、和配设于浮置栅之上的控制栅(11)。该半导体存储装置构成为：选择栅(3a)与浮置栅(6a)之间的电容，比基板(1)与浮置栅(6a)之间的电容小。选择栅(3a)与浮置栅(6a)之间的侧壁(14a)的厚度，比基板(1)与浮置栅(6a)之间的绝缘膜(5)的膜厚厚。由此，可提高浮置栅与控制栅之间的电容相对于总电容的比，并提高读出动作时的可靠性。 | ||
| 申请公布号 | CN101038924A | 申请公布日期 | 2007.09.19 |
| 申请号 | CN200710085785.7 | 申请日期 | 2007.03.16 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 池田雄次 |
| 分类号 | H01L27/115(2006.01);H01L23/522(2006.01);H01L21/8247(2006.01);H01L21/768(2006.01) | 主分类号 | H01L27/115(2006.01) |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 李香兰 |
| 主权项 | 1、一种半导体存储装置，其中具备：选择栅(3a)，其配设于基板(1)上的第一区域；浮置栅(6a)，其配设于与所述第一区域邻接的第二区域；局部位线(7a、7b)，其配设于与所述第二区域邻接的第三区域；和控制栅(11)，其配设于所述浮置栅之上，所述半导体存储装置构成为：所述选择栅与所述浮置栅之间的电容，比所述基板与所述浮置栅之间的电容小。 | ||
| 地址 | 日本神奈川县 | ||