发明名称 多位存储单元及其制造方法及其操作方法
摘要 本发明提供一种多位存储单元的制造方法,首先,提供一具有介电层的半导体基底,介电层上形成有一栅极;接着,以栅极为掩模对半导体基底进行蚀刻以去除露出表面的介电层,且于栅极及半导体基底的表面上顺应性形成一氧化层;然后,于氧化层上顺应性形成一绝缘层,并对绝缘层进行蚀刻步骤以在栅极侧壁的氧化层外侧形成一间隙壁;并以栅极及间隙壁为掩模,对半导体基底进行离子注入步骤,以在半导体基底上形成一源漏极区;最后,在去除露出表面的氧化层之后,于露出表面的栅极及源漏极区的表面上形成一金属硅化物。
申请公布号 CN1291485C 申请公布日期 2006.12.20
申请号 CN03101442.9 申请日期 2003.01.06
申请人 应用智慧有限公司 发明人 郑湘原
分类号 H01L21/8239(2006.01);H01L21/8247(2006.01);H01L27/105(2006.01);H01L27/115(2006.01) 主分类号 H01L21/8239(2006.01)
代理机构 北京市柳沈律师事务所 代理人 陶凤波;侯宇
主权项 1.一种多位存储单元的制造方法,包括下列步骤:提供一半导体基底,该半导体上具有一介电层,且该介电层上形成有一栅极;以该栅极为蚀刻掩模,对该半导体基底进行蚀刻步骤以去除露出表面的该介电层;于该栅极及该半导体基底的表面上顺应性形成一氧化层;于该氧化层上顺应性形成一绝缘层,并对该绝缘层进行蚀刻步骤至露出该氧化层的表面为止,以在该栅极侧壁的该氧化层外侧形成一间隙壁;以该栅极及该间隙壁为掩模,对该半导体基底进行离子注入步骤,以在该半导体基底上形成一源漏极区,其中该源漏极区与该栅极正下方的沟道形成一既定距离;去除露出表面的该氧化层;及于露出表面的该栅极及该源漏极区的表面上形成一金属硅化物。
地址 台湾省台北市