发明名称 ELECTRIC SYSTEM WITH DEFECTIVE MEMORY AREAS AND METHOD FOR TESTING MEMORY AREAS
摘要 <p>Elektrisches System (1) , das sich in einem Halbleiterbauteilgehäuse (10) befindet, wobei das Halbleiterbauteilgehäuse (10) mindestens einen Halbleiterchip enthält, wobei mindestens einer der Halbleiterchips einen Speicher enthält, wobei der Speicher in Speicherbereiche (5, 6, 7) , die jeweils eine Vielzahl von Speicherzellen enthalten, unterteilt ist, wobei das elektrische System ein Register (9) enthält, in dem die Information darüber gespeichert ist, ob Speicherbereiche (5, 6, 7) nur funktionierende Speicherzellen aufweisen, und ob Speicherbereiche (5, 6, 7) sowohl funktionierende als auch eine Anzahl von defekten Speicherzellen aufweisen, wobei die Anzahl von defekten Speicherzellen durch eine Obergrenze begrenzt ist. Dabei kann Anwendungen, die weniger fehleranfällig sind ein Bereich zugewiesen werden, der sowohl funktionierende als auch eine Anzahl von defekten Speicherzellen aufweist, Anwendungen, die fehleranfälliger sind, wird ein Bereich zugewiesen, der nur funktionierende Speicherzellen aufweist.</p>
申请公布号 WO2006102872(A1) 申请公布日期 2006.10.05
申请号 WO2006DE00539 申请日期 2006.03.27
申请人 INFINEON TECHNOLOGIES AG;OSSIMITZ, PETER 发明人 OSSIMITZ, PETER
分类号 G11C29/00 主分类号 G11C29/00
代理机构 代理人
主权项
地址