发明名称 DELAY TIME CHECK SYSTEM FOR LOGIC CIRCUIT
摘要
申请公布号 JPH05101138(A) 申请公布日期 1993.04.23
申请号 JP19910290554 申请日期 1991.10.09
申请人 NEC CORP 发明人 YOSHIKAWA HIROSHI
分类号 G01R31/28;G06F11/25;G06F11/26;G06F17/50 主分类号 G01R31/28
代理机构 代理人
主权项
地址