| 摘要 |
<P>L'invention concerne un réseau de résistances binaires. <BR/> Le réseau comprend une pluralité de sommets (Soi, j) reliés chacun par des arcs a formant résistances binaires. Chaque sommet comprend un processeur élémentaire (PEi, j) permettant à partir d'un contrôleur central (C) d'associer à chacun des arcs au moins une fonction associative et à un ou plusieurs sommets, une contrainte binaire (F1, F2) permettant d'assurer un traitement sélectif de données mémorisées au niveau de chacun des processeurs élémentaires. Chaque arc du réseau est muni d'une fonction associative OU, par l'intermédiaire de chaque processeur élémentaire. <BR/> Application à l'étiquetage des composantes connexes d'images binaires ou binarisées et à la vision artificielle.</P>
|
