| 主权项 |
1.一种抗静电损伤元件制造方法,系与掩埋接触制程流程相容,适用于一矽基底上,该制造方法包括:形成场氧化层于该矽基底上以隔离形成掩埋接触区与抗静电损伤元件区;形成一闸极氧化层于该掩埋接触区与该抗静电损伤元件区表面;形成一第一复晶矽层于该闸极氧化层上方;以罩幕定义并蚀刻该第一复晶矽层与该闸极氧化层,使露出该掩埋接触区之接触窗与该抗静电损伤元件区之源极/汲极区之矽基底表面;形成一第二复晶矽层于该掩埋接触区与该抗静电损伤元件区表面;施以一离子布植程序以产生该等复晶矽层之导电性,而同时于该源极/汲极区与该接触窗之该矽基底中形成浓掺杂区;施以一退火处理以使该等浓掺杂区之杂质扩散并活化;形成一矽化钨层于该第二复晶矽层上方;以罩幕定义并蚀刻该矽化钨层与该第二复晶矽层以形成闸极电极;以及形成间隔物于该闸极电极侧壁而完成元件之制造。2.如申请专利范围第1项所述之制造方法,其中,该第一复晶矽层厚度约800。3.如申请专利范围第1项所述之制造方法,其中,该第二复晶矽层厚度约1500。4.如申请专利范围第1项所述之制造方法,其中,该离子布植程序系以磷在50KeV的能量下掺入8E15/cmC^2C之布植量。5.如申请专利范围第1项所述之制造方法,其中,该矽化钨层厚度约1500。6.如申请专利范围第1项所述之制造方法,其中更包括形成该间隔物前之一离子布植程序。7.如申请专利范围第1项所述之制造方法,其中更包括形成该间隔物后之一离子布植程序。第1(a)至1(c)图是剖面示意图,绘示一种习知抗静电损伤元件制造流程。第2(a)至2(c)图是剖面示意图,绘示另一种习知抗静电损伤元件制造流程。第3(a)至3(f)图是剖面示意图,绘示依照本发明一较佳实施例之制造流程。第4图是剖面示意图,系绘 |
