| 发明名称 | 电路装置 | ||
| 摘要 | 一种电路装置，在叠层安装时，由于上层IC芯片和下层IC芯片通过绝缘性粘接剂等绝缘，故当在上层堆积模拟IC芯片时，衬底构成设置状态，不能得到所希望特性。在IC芯片上配置导电层，并在导电层上固定模拟IC芯片。导电层通过利用接合引线等连接在固定电位图案上，可在模拟IC芯片背面(衬底)上施加固定电位。由此，可实现在上层层积模拟IC芯片的安装结构，提高含有模拟IC芯片的电路装置的叠层安装的通用性，同时，降低安装面积，且可提高特性。 | ||
| 申请公布号 | CN100536127C | 申请公布日期 | 2009.09.02 |
| 申请号 | CN200510006103.X | 申请日期 | 2005.01.28 |
| 申请人 | 三洋电机株式会社 | 发明人 | 加藤敦史 |
| 分类号 | H01L25/00(2006.01)I;H01L21/58(2006.01)I | 主分类号 | H01L25/00(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 李贵亮;杨 梧 |
| 主权项 | 1、一种电路装置，其特征在于，包括：含有固定电位图案的多个导电图案；含有固定衬底电位的IC芯片的多个IC芯片；导体层，其中，经由所述导体层层积安装所述多个IC芯片，将固定所述衬底电位的IC芯片固定在所述导体层上，将该IC芯片作为上层，该导体层与所述固定电位图案连接。 | ||
| 地址 | 日本大阪府 | ||