| 发明名称 | 半导体存储装置中的加电电路 | ||
| 摘要 | 一种半导体存储装置的加电电路，包括：电源电压电平跟随器单元，用于提供一根据电源电压的变动而线性地变动的偏压；电源电压检测单元，用于检测该电源电压到预定的临界电压电平的变动并输出检测信号，以响应所述偏压；以及复位预防单元，其包括第一上拉装置，该复位预防单元用于通过根据电源电压的下降而延迟该第一上拉装置的上拉操作，来取消由于电源下降造成的该检测信号的变动，其中，所述复位预防单元还包括：第二上拉装置与第一下拉装置，其被所述检测信号所控制；以及响应延迟装置，用于根据所述检测信号的转换延迟该第一上拉装置的上拉操作。 | ||
| 申请公布号 | CN100517502C | 申请公布日期 | 2009.07.22 |
| 申请号 | CN200410102688.0 | 申请日期 | 2004.12.27 |
| 申请人 | 海力士半导体有限公司 | 发明人 | 都昌镐 |
| 分类号 | G11C11/4072(2006.01)I;G11C7/20(2006.01)I | 主分类号 | G11C11/4072(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 | 代理人 | 王学强 |
| 主权项 | 1.一种半导体存储装置的加电电路，包括：电源电压电平跟随器单元，用于提供一根据电源电压的变动而线性地变动的偏压；电源电压检测单元，用于检测该电源电压到预定的临界电压电平的变动并输出检测信号，以响应所述偏压；以及复位预防单元，其包括第一上拉装置，该复位预防单元用于通过根据电源电压的下降而延迟该第一上拉装置的上拉操作，来取消由于电源下降造成的该检测信号的变动，其中，所述复位预防单元还包括：第二上拉装置与第一下拉装置，其被所述检测信号所控制；以及响应延迟装置，用于根据所述检测信号的转换延迟该第一上拉装置的上拉操作。 | ||
| 地址 | 韩国京畿道 | ||