发明名称 一种将耦合器集成设计于印制电路板内的实现方法
摘要 本发明提供一种将耦合器集成设计于印制电路板内的实现方法,其核心思想为:将耦合器器件尤其是宽边耦合耦合器集成设计于印制电路板中;本发明减小了耦合器对外界的电磁辐射和对外界的电磁敏感度,从而改善了电磁兼容性;将耦合器器件集成设计于印制电路板中降低了印制电路板的采购和装配成本,减少了印制电路板的设计面积和重量,避免了焊点对印制电路板的可靠性影响;可有针对性的对耦合器进行特定设计,从而实现了最大限度的提高电路性能、提高印制电路板的可靠性、降低印制电路板成本的目的。
申请公布号 CN100518447C 申请公布日期 2009.07.22
申请号 CN200410008369.3 申请日期 2004.03.11
申请人 华为技术有限公司 发明人 杨瑞泉
分类号 H05K3/30(2006.01)I;H05K3/46(2006.01)I 主分类号 H05K3/30(2006.01)I
代理机构 北京凯特来知识产权代理有限公司 代理人 郑立明
主权项 1、一种将耦合器集成设计于印制电路板内的实现方法,其特征在于包括:a、确定需要集成设计于印制电路板内的耦合器对印制电路板的层叠结构需求,且所述耦合器需要所述印制电路板的层叠结构对称,所述耦合器的耦合线设置于所述印制电路板的中间层;b、根据所述耦合器在印制电路板中的上层、下层、位置、层叠结构需求,确定所述印制电路板中的耦合器区域;c、确定所述耦合器区域外的其他区域的层叠结构设置;d、根据所述耦合器对所述印制电路板的层叠结构需求、所述耦合器区域、所述其他区域的层叠结构设置对所述印制电路板的各层叠结构进行设置;e、根据所述设置的各层叠结构将所述耦合器集成设计于所述印制电路板中,并将所述耦合器在印制电路板中的上层和下层设置为连续的铜层,所述耦合器区域内所述耦合器的上层、下层、耦合线分别所在层以外的各层设置为禁止布铜层。
地址 518129广东省深圳市龙岗区坂田华为总部办公楼