多埠记忆体内的存取碰撞

摘要

本发明提供一种多埠记忆体2，其具有控制电路14来侦测代表透过复数资料存取埠的个别位元线传送到共用之一列位元细胞之同步写入及读取存取的信号值。当侦测到这种信号时，一覆写信号即产生，并供应到覆写电路34、36、38、40、42、44。该覆写电路回应该覆写信号，来驱动被写入到个别位元细胞之一或多个位元值，透过它们相关的位元线传送到同步被致能来存取其位元细胞之复数资料存取支援中其它者。因此，写入资料亦被写入关联于到执行一同步读取作业之埠的该等位元线上。