半导体装置及其制造方法

摘要

本发明系提供一种可使半导体装置高积体化及高性能化之技术。 SOI-MISFET系包含有：SOI层3；隔着闸极绝缘膜15而设于SOI层3上之闸极电极35a；及在闸极电极35a之两侧壁侧之SOI层3上，将距离SOI层3之高度设成高于闸极电极35a，且构成源极．汲极之积叠层24。又，体-MISFET系包含有：隔着厚于闸极绝缘膜15之闸极绝缘膜16而设于矽基板1上之闸极电极35b；及构成设于闸极电极35b之两侧壁侧之半导体基板1上的源极．汲极之积叠层25。在此，积叠层24之厚度系厚于积叠层25之厚度，闸极电极35a、35b之全体、SOI-MISFET之源极　汲极之一部分、及体-MISFET之源极　汲极之一部分系加以矽化物化。