具有读取模式之处理器指令快取记忆体

摘要

一种处理器包括具有阵列、字元线和位元线的快取记忆体。控制模组在存取周期期间存取阵列的单元以存取快取记忆体中所储存的指令。控制模组执行第一离散读取和第一顺序读取之一，以存取连结到第一字元线的阵列的第一组单元中的指令，并且根据分支指令选择性地执行第二离散读取和第二顺序读取之一，以存取连结到第二字元线的阵列的第二组单元中的指令。第二字元线不同于第一字元线。