| 发明名称 | AES加密/解密电路 | ||
| 摘要 | 本发明通过减小在每个时钟周期时段用于每个子块变换的信号处理时间总和之间的差，使得比以前更小的硬件实现AES加密或解密所要求的周期次数。为此，加密/解密电路包括第一AddRoundKey变换模块、第二AddRoundKey变换模块、ShiftRows变换模块、SubBytes变换模块、MixColumns变换模块及数据保持单元，其中在加密周期，第一AddRoundKey变换模块和第二AddRoundKey变换模块使用不同的轮回密钥被执行。 | ||
| 申请公布号 | CN101409616A | 申请公布日期 | 2009.04.15 |
| 申请号 | CN200810169878.2 | 申请日期 | 2008.10.10 |
| 申请人 | 佳能株式会社 | 发明人 | 堀田博久;熊取谷昭彦 |
| 分类号 | H04L9/06(2006.01)I;G06F7/00(2006.01)I | 主分类号 | H04L9/06(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 宋海宁 |
| 主权项 | 1.一种AES加密/解密电路，包括：第一AddRoundKey变换模块；第二AddRoundKey变换模块；ShiftRows变换模块；SubBytes变换模块；MixColumns变换模块；及数据保持单元，其中在加密周期中，所述第一AddRoundKey变换模块和所述第二AddRoundKey变换模块使用不同的轮回密钥被执行。 | ||
| 地址 | 日本东京 | ||