三维量子阱NMOS集成器件及其制作方法

摘要

本发明公开了一种三维量子阱NMOS集成器件及其制作方法，它涉及微电子技术领域，主要解决现有三维集成电路速度低的问题。其方案是分别采用SSOI和SGOI衬底构建新的三维集成器件的两个有源层。其中，下层有源层采用SSOI衬底，利用SSOI衬底中应变Si材料电子迁移率高的特点，制作应变Si NMOSFET；上层有源层采用SGOI衬底，在该衬底上生长一个应变Si/弛豫SiGe双层结构，制作应变Si量子阱沟道NMOSFET，之间通过互连线连接，构成导电沟道为65～130nm的三维量子阱NMOS集成器件。本发明制造的三维量子阱NMOS集成器件与现有三维集成器件相比，具有速度快和性能好的优点，该器件可用于制作大规模、高速三维集成电路。

主权项

1.一种三维量子阱NMOS集成器件，包括上层有源层和下层有源层，其中，下层有源层采用SSOI结构，即在SSOI衬底上制作应变Si NMOSFET器件；上层有源层采用SGOI衬底制作应变Si量子阱沟道NMOSFET器件，两层之间通过SiO2介质层键合。