发明名称 |
改善ESD防护器件均匀导通的方法 |
摘要 |
本发明揭示一种改善ESD防护器件均匀导通的方法,适用于集成电路中静电放电(ESD)防护器件的特性改进,其中所述的MOS晶体管具有多个相互并联的指状元件,各指状元件分别关联于一个寄生三极管,且各寄生三极管的集电极(即MOS晶体管的漏极)通过共漏极线耦接于工作电位端或集成电路的I/O端,寄生三极管的发射极(即MOS晶体管的源极)与MOS晶体管的栅极、衬底共同连接于公共接地电位端。其特征为:在所述的ESD防护器件中,MOS晶体管的衬底端还串联有一高阻值装置,进而将其与上述源极、栅极一起耦接到公共接地电位端。藉此可以降低Gated_MOSFET的触发电压,使得大尺寸的防护器件能够更均匀的导通,提高器件的ESD防护能力,进一步节省电路设计面积,降低开发成本。 |
申请公布号 |
CN101409444A |
申请公布日期 |
2009.04.15 |
申请号 |
CN200710133873.X |
申请日期 |
2007.10.11 |
申请人 |
和舰科技(苏州)有限公司 |
发明人 |
石俊;夏洪旭;王政烈 |
分类号 |
H02H9/00(2006.01)I;H01L23/60(2006.01)I |
主分类号 |
H02H9/00(2006.01)I |
代理机构 |
南京苏科专利代理有限责任公司 |
代理人 |
陈忠辉;姚姣阳 |
主权项 |
1.一种改善ESD防护器件均匀导通的方法,适用于集成电路中静电放电(ESD)防护器件的特性改进,其中所述的MOS晶体管具有多个相互并联的指状元件,各指状元件分别关联于一个寄生三极管,且各寄生三极管的集电极(即MOS晶体管的漏极)通过共漏极线耦接于工作电位端或集成电路的I/O端,寄生三极管的发射极(即MOS晶体管的源极)与MOS晶体管的栅极及衬底共同连接于公共接地电位端,其特征在于:在所述的ESD防护器件中,MOS晶体管的衬底端还串联有一高阻值装置,进而将其与上述源极、栅极一起耦接到公共接地电位端。 |
地址 |
215025江苏省苏州市工业园区星华街333号 |