基于双对角准循环移位低密度校验码的校验位生成器

摘要

本发明公开了一种基于双对角准循环移位低密度校验码的校验位生成器，它涉及编码器件，主要解决现有编码器复杂度高和编码时延大的问题。整个器件包括预编码存储单元和校验位生成单元，该预编码存储单元用于存储预编码数据，它包括一个前端模二加法器∑′和多个并联双态移位寄存器，每个双态移位寄存器由一个二选一选择器和多个D触发器依次连接构成；该校验位生成单元用于产生校验比特，它由m-1个后端模二加法器∑构成。该预编码存储单元的输出数据传输到校验位生成单元，通过校验位生成单元输出校验比特。本发明具有结构简单，编码效率高的优点，用于作为LDPC编码器的器件。

主权项

1.一种基于准循环移位低密度校验码的校验位生成器，包括：预编码比特存储单元，用于存储预编码比特数据，它设有一个状态选择端口、一个预编码比特输入端口和一个数据输出端口；校验位生成单元，用于产生低密度校验码的校验比特，它设有一个数据输入端口和一个校验比特输出端口；该预编码比特存储单元的输出数据传输到校验位生成单元的数据输入端口。