降低绕线布局变动而减少掩模工序的方法

摘要

本发明是一种降低绕线布局变动而减少掩模工序的方法，是用以解决公知技术在金属层掩模使用掩模次数过多的问题，本发明通过一集成电路软件加载一集成电路绕线布局档案于仿真的一晶片电路基板上，将所有金属层的制作改变成为部分金属层的制作，在于晶片研发设计阶段中，设计出必需制作的掩模的最少金属层绕线布局以减少掩模数目，达到降低晶片制作成本的目的。

主权项

1.一种降低绕线布局变动而减少掩模工序的方法，通过一集成电路软件以设计出减少掩模工序的方法，其特征在于，包括下列步骤：加载一集成电路绕线布局档案于该集成电路软件以设计出一晶片电路功能；在该集成电路软件所仿真的一晶片电路基板上根据该集成电路绕线布局档案执行一集成电路绕线布局；检测晶片厂是否已有该仿真的晶片电路基板的一主体层掩模；当检测晶片厂已有该仿真的晶片电路基板的一主体层掩模时，则更包括：执行最少金属层绕线布局变动；制作部分金属层掩模于一实体晶片上；当检测晶片厂没有该仿真的晶片电路基板的一主体层掩模时，则制作该主体层及至少一金属层掩模于该实体晶片；判断该实体晶片的量测及验证动作是否正确；当该实体晶片的量测及验证动作是正确时，则完成该实体晶片的产品；及当该实体晶片的量测及验证动作是错误时，则回到加载一集成电路绕线布局档案于该集成电路软件以设计出该晶片电路功能的步骤。