发明名称 |
电介质隔离型半导体装置及其制造方法 |
摘要 |
提供一种维持耐压并且通过绝缘强度高的导线布线从电极开始进行布线的电介质隔离型半导体装置及其制造方法。电介质隔离型半导体装置具备电介质隔离型衬底,该电介质隔离型衬底积层有支撑衬底、埋入电介质层以及低杂质浓度的第1导电型的半导体衬底,半导体衬底具备:选择性地形成的高杂质浓度的第1导电型的第1半导体区域;高杂质浓度的第2导电型的第2半导体区域,以从其外周边开始隔开预定距离包围第1半导体区域的方式配置;与第1半导体区域的表面连接配置的第1主电极;与第2半导体区域的表面连接配置的第2主电极,该电介质隔离型半导体装置具备:第1电介质部,配设成与埋入电介质隔离层邻接配置,使得包围第1半导体区域上相对积层方向重叠的支撑衬底的区域;与第1主电极连接的导线。 |
申请公布号 |
CN100477253C |
申请公布日期 |
2009.04.08 |
申请号 |
CN200610080315.7 |
申请日期 |
2006.05.09 |
申请人 |
三菱电机株式会社 |
发明人 |
秋山肇 |
分类号 |
H01L29/02(2006.01)I;H01L27/12(2006.01)I;H01L21/762(2006.01)I;H01L21/84(2006.01)I |
主分类号 |
H01L29/02(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
浦柏明;刘宗杰 |
主权项 |
1.一种电介质隔离型半导体装置,具备:电介质隔离型衬底,该电介质隔离型衬底由支撑衬底;设置在上述支撑衬底的第1主平面的整个区域的埋入电介质层;以及,在上述支撑衬底上通过上述埋入电介质层积层的低杂质浓度的第1导电型的半导体衬底构成,上述半导体衬底具备:选择性地形成的高杂质浓度的第1导电型的第1半导体区域;以从其外周边隔开预定距离包围上述第1半导体区域的方式设置的高杂质浓度的第2导电型的第2半导体区域;与上述第1半导体区域的表面连接的第1主电极;与上述第2半导体区域的表面连接的第2主电极,该电介质隔离型半导体装置的特征在于,具备:第1电介质部,其与上述埋入电介质层邻接配置,并以包围在上述第1半导体区域沿积层方向重叠的上述支撑衬底的区域的方式设置;以及与上述第1主电极连接的导线。 |
地址 |
日本东京都 |