发明名称 半导体集成电路器件的制造方法
摘要 本发明提供一种半导体集成电路器件的制造方法,防止具有空气隙(Air-Gap)结构的多层镶嵌布线中的、偏移通孔的金属形成不良。在连接孔的形成区域,使用可有选择地除去的绝缘膜形成牺牲膜柱(42)之后,在相邻的镶嵌布线间形成具有空气隙(Air-Gap)(45)的层间绝缘膜(44),由此完全分离通孔和空气隙(45)。根据本发明,能够形成具有可靠性高的通孔连接、能减小因空气隙引起的寄生电容的多层嵌入布线。
申请公布号 CN100477160C 申请公布日期 2009.04.08
申请号 CN200610146568.X 申请日期 2006.11.15
申请人 株式会社日立制作所 发明人 林宽之;大岛隆文;青木英雄
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京市金杜律师事务所 代理人 季向冈
主权项 1.一种半导体集成电路器件的制造方法,其特征在于,包括以下步骤:(a)在半导体衬底的上方形成第1绝缘膜;(b)在上述第1绝缘膜上形成多个布线沟;(c)在包含上述多个布线沟的每一个的内部的上述第1绝缘膜上形成第1导体膜;(d)通过除去上述多个布线沟的外部的上述第1导体膜,在上述多个布线沟的每一个的内部形成由上述第1导体膜构成的布线;(e)在上述第1绝缘膜以及上述布线上形成由与上述第1绝缘膜不同的材料构成的第2绝缘膜;(f)使用覆盖要在后续步骤中形成的用于露出上述布线的上表面的连接孔的形成区域的掩膜,蚀刻上述第2绝缘膜,由此在上述连接孔的形成区域形成由上述第2绝缘膜构成的牺牲膜柱;(g)有选择地除去未被上述牺牲膜柱覆盖的区域的上述第1绝缘膜,在上述牺牲膜柱的下部保留上述第1绝缘膜;(h)在除去了上述第1绝缘膜的上述布线间的间隔区域保留空气隙,并且在上述布线以及上述牺牲膜柱上形成由与上述第2绝缘膜不同的材料构成的第3绝缘膜;(i)除去上述牺牲膜柱上的上述第3绝缘膜,露出上述牺牲膜柱的上表面;(j)除去上述牺牲膜柱,形成露出上述布线上表面的连接孔;(k)在上述连接孔的内部形成第2导体膜。
地址 日本东京都