发明名称 半导体装置及其制造方法
摘要 本发明以低成本提供混载有周边电路和抑制导通电阻的上升、具有高ESD抵抗性、闭锁抵抗性的横型高耐压晶体管的半导体装置。N型高浓度源极区域(107)的扩散层深度比N型低浓度源极区域(105b)的更深。另外,在N型低浓度源极区域(105b)的扩散层的下侧形成有P型基板接点区域(115a)。N型MOSFET的N型源极/漏极区域(105a)和横型高耐压MOS晶体管区域(203)的N型低浓度源极区域(105b)通过同一工序形成,P型MOSFET的P型源极/漏极区域(106)和P型基板接点区域(115a、115b)通过同一工序形成。半导体装置及其制造方法。
申请公布号 CN101404284A 申请公布日期 2009.04.08
申请号 CN200810168914.3 申请日期 2008.09.27
申请人 松下电器产业株式会社 发明人 原田裕二;泽田和幸;庭山雅彦;置田胜昭
分类号 H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/08(2006.01)I;H01L21/8234(2006.01)I;H01L21/336(2006.01)I 主分类号 H01L27/088(2006.01)I
代理机构 中科专利商标代理有限责任公司 代理人 汪惠民
主权项 1.一种半导体装置,在第一导电型的半导体基板上,混载有高耐压晶体管和含有第二导电型的MOSFET的周边电路,上述高耐压晶体管,具备:形成于上述半导体基板上的第二导电型的低浓度漏极区域;与上述低浓度漏极区域分开地形成于上述半导体基板上的第二导电型的低浓度源极区域;第二导电型的高浓度源极区域,其与上述低浓度漏极区域分开,并和上述低浓度源极区域相邻地形成在上述半导体基板上的上述低浓度漏极区域和上述低浓度源极区域之间的位置,而且扩散层深度比上述低浓度源极区域更深;栅电极,其在上述低浓度漏极区域和上述高浓度源极区域之间的上述半导体基板上,与该半导体基板绝缘地形成;形成于上述低浓度漏极区域的第二导电型的高浓度漏极区域;以连接于上述高浓度漏极区域的方式形成在上述半导体基板上的漏电极;至少形成于与上述低浓度源极区域的下侧界面相接的区域的第一导电型的基板接点区域;以及以连接于上述低浓度源极区域的方式形成在上述半导体基板上的源电极,上述低浓度源极区域的扩散层深度,与上述MOSFET的源极/漏极区域的相等。
地址 日本大阪府