发明名称 | 半导体器件及其制造方法 | ||
摘要 | 提供半导体器件及其制造方法,该半导体器件具有能够抑制正向电阻的增加并且能够实现耐压性提高的MIS型晶体管。该半导体器件具有:第一低浓度漏极区域,其进入MIS型晶体管的栅电极的下方;高浓度漏极区域,其在第一低浓度漏极区域内,从栅电极分离,且杂质浓度比第一低浓度漏极区域的杂质浓度高;逆导电型区域,其在第一低浓度漏极区域内,形成在上述高浓度漏极区域和上述栅电极之间的表面区域,其具有与漏极区域相反的导电型,且与漏极区域形成pn结。 | ||
申请公布号 | CN101911302A | 申请公布日期 | 2010.12.08 |
申请号 | CN200880124601.6 | 申请日期 | 2008.01.10 |
申请人 | 富士通半导体股份有限公司 | 发明人 | 岛昌司;常信和清;铃木俊秀 |
分类号 | H01L29/78(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 浦柏明;徐恕 |
主权项 | 一种半导体器件,其特征在于,具有:半导体衬底,其具有第一导电型的第一区域;栅极绝缘膜,其形成在上述第一区域上;栅电极,其形成在上述栅极绝缘膜上;源极区域,其在上述第一区域内,形成在上述栅电极的一侧,该源极区域为与上述第一导电型相反的第二导电型;第一低浓度漏极区域,其在上述第一区域内,形成在上述栅电极的另一侧,而且上述源极区域侧的一端进入该栅电极的下方,该第一低浓度漏极区域为上述第二导电型;高浓度漏极区域,其形成在上述第一低浓度漏极区域内,而且与上述栅电极相分离,该高浓度漏极区域为上述第二导电型,且杂质浓度比该第一低浓度漏极区域的杂质浓度高;逆导电型区域,其在上述第一低浓度漏极区域内,形成在上述高浓度漏极区域和上述栅电极之间的表面区域,该逆导电型区域为上述第一导电型,且与该第一低浓度漏极区域内的上述第二导电型的区域形成pn结。 | ||
地址 | 日本神奈川县 |