高速时钟和数据恢复系统

摘要

本发明涉及一种用来检测和解决亚稳定状态的时钟和数据恢复系统。该时钟和数据恢复系统包括带有逻辑电路的相位检测器，所述逻辑电路用于检测亚稳定状态并产生输出信号以减轻这种状态。该系统还可包括时变增益调节部分。该部分包括增益控制逻辑电路，该增益控制逻辑电路用于在接收输入数据流的过程中确定并调节系统增益。该系统还包括线性增强的相位插值器。该相位插值器包括多个第一分支电路，该第一分支电路包含有连接在第一输出和第一电源电压之间的差分晶体管对、开关以及电流源；多个第二分支电路，该第二分支电路包含有连接在第二输出和第一电源电压之间的差分晶体管对、开关以及电流源。该相位插值器还可包括积分器部分。

主权项

一种时钟和数据恢复系统，包括：分组起点检测器，用于检测输入数据流的前同步码的起点；与分组起点检测器相连的增益控制逻辑模块，所述增益控制逻辑模块用于确定增益值；相位插值器，用于产生被恢复的时钟信号；与相位插值器相连的取样模块，该取样模块包括利用被恢复的时钟信号对数据流进行取样的逻辑电路；与取样模块相连的相位检测器，所述相位检测器产生相位调节信号；与相位检测器、增益控制逻辑模块和相位累加器相连的增益调节模块，所述增益调节模块将从增益控制逻辑模块接收到的增益值应用于相位调节信号；以及与增益调节模块和相位插值器相连的相位累加器；其特征在于，所述相位检测器包括：相位检测逻辑电路；以及解决亚稳定的逻辑电路，该逻辑电路用于确定是否出现亚稳定状态，并在出现亚稳定状态时产生用来减轻亚稳定状态的输出信号。