发明名称 一种高密度多处理器系统及其节点控制器
摘要 本发明公开了一种高密度多处理器系统及其节点控制器。所述节点控制器,包括:主处理器端口和从处理器端口,用于分别与主处理器和从处理器连接,主处理器负责具体计算任务的运行,以及对外围设备的发现和初始化过程,从处理器只负责具体计算任务的运行;I/O端口,通过I/O总线与外围设备连接;读/写模块与读/写交叉开关模块连接;直接内存访问交叉开关模块,用于实现各处理器端口间直接内存访问数据的交换;读/写交叉开关模块,用于实现各处理器端口之间,以及处理器端口和I/O端口之间读/写数据的交换。
申请公布号 CN101908036A 申请公布日期 2010.12.08
申请号 CN201010236543.5 申请日期 2010.07.22
申请人 中国科学院计算技术研究所 发明人 曹政;王凯;陈飞;刘锐;胡涛;安学军;孙凝晖
分类号 G06F15/80(2006.01)I;G06F13/28(2006.01)I 主分类号 G06F15/80(2006.01)I
代理机构 北京律诚同业知识产权代理有限公司 11006 代理人 祁建国;梁挥
主权项 一种高密度多处理器系统的节点控制器,其特征在于,所述节点控制器,包括:多个处理器端口,一个I/O端口,一个直接内存访问交叉开关模块和一个读/写交叉开关模块,其中:所述处理器端口,分为主处理器端口和从处理器端口,用于分别与主处理器和从处理器连接,主处理器负责具体计算任务的运行,以及对外围设备的发现和初始化过程,从处理器只负责具体计算任务的运行;所述I/O端口,通过I/O总线与外围设备连接,其包括:读/写模块和I/O接口模块,所述I/O接口模块用于负责实现I/O总线根设备逻辑,所述I/O接口模块通过一窗口寄存器记录该端口的全局地址分配,并实现系统总线包格式与I/O总线包格式间的互相转换;所述读/写模块与所述读/写交叉开关模块连接;所述直接内存访问交叉开关模块,用于实现各所述处理器端口间直接内存访问数据的交换;所述读/写交叉开关模块,用于实现各所述处理器端口之间,以及所述处理器端口和I/O端口之间读/写数据的交换。
地址 100080 北京市海淀区中关村科学院南路6号