发明名称 | 电平变换电路 | ||
摘要 | 独立的控制信号被传输到驱动器控制单元和输出晶体管的每一个,以便防止驱动器控制单元和输出晶体管在同时工作并且减小直通电流。因为晶体管比率可以被容易地选择,因此增加了设计灵活性程度,并取得速度方面的改善。 | ||
申请公布号 | CN101304252B | 申请公布日期 | 2010.12.08 |
申请号 | CN200810093012.8 | 申请日期 | 2005.03.24 |
申请人 | 尔必达存储器株式会社 | 发明人 | 永田恭一 |
分类号 | H03K19/0185(2006.01)I | 主分类号 | H03K19/0185(2006.01)I |
代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 谷惠敏;钟强 |
主权项 | 一种电平变换电路,包括:输出单元,该输出单元包括设置在提供有第一电源电压的第一电源端和输出端之间的第一晶体管,所述第一晶体管用于输出第一电源电平大幅值信号到输出端,该输出单元还包括设置在提供有第二电源电压的第二电源端和输出端之间的第二晶体管,所述第二晶体管用于输出第二电源电平大幅值信号到输出端;PMOS侧电源控制单元,包含设置在第一电源端和第一晶体管之间的互相并联的第三和第四晶体管;以及NMOS侧电源控制单元,包含设置在第二电源端和第二晶体管之间的互相并联的第五和第六晶体管,其中,当第一晶体管被接通时,第三晶体管被接通,在第二电源电平大幅值输出信号被导致跃迁到第一电源电平大幅值输出信号之后,第三晶体管被截止,并且第四晶体管被接通,以及当第二晶体管被接通时,在第一电源电平大幅值输出信号被导致跃迁到第二电源电平大幅值输出信号之后,第五晶体管被截止,并且第六晶体管被接通。 | ||
地址 | 日本东京 |