| 发明名称 | 非对称多处理器 | ||
| 摘要 | 本发明公开一种非对称多处理器，能够提高分散处理的自由度，使各个处理器(CPU)的处理负荷成为最小，通过降低工作频率或降低电源电压而实现消耗功率大量的削减。非对称多处理器(100)包括：硬件资源仲裁单元(110)，对请求信号进行仲裁，该请求信号从各个CPU核(101a)和(101b)发出，请求允许使用任意的硬件加速器的请求信号；信号处理内容选择单元(111)，选择从属连接的动态重构型信号处理处理器单元(107)的信号处理内容；时钟偏移仲裁单元(112)，进行任意地错开各组之间的时钟的相位关系的控制；时钟延迟生成单元(113a)～(113g)，基于时钟偏移选择启动信号(114)而使时钟信号延迟。 | ||
| 申请公布号 | CN101086722B | 申请公布日期 | 2010.11.10 |
| 申请号 | CN200710106599.7 | 申请日期 | 2007.06.06 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 宝积雅浩 |
| 分类号 | G06F13/362(2006.01)I;G06F15/16(2006.01)I | 主分类号 | G06F13/362(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 黄小临 |
| 主权项 | 一种非对称多处理器，其多个处理器核与多个硬件加速器通过总线而连接，它包括：硬件资源仲裁单元，对请求信号进行仲裁，所述请求信号是从所述多个处理器核的各个处理器核发出的、请求允许使用任意的硬件加速器的请求信号，接受了由所述硬件资源仲裁单元所进行的请求信号的仲裁的所述处理器核使用任意的硬件加速器，该非对称多处理器，还包括时钟偏移仲裁单元，其在各个组之间进行任意地错开时钟的相位关系的控制，所述各个组为：第一信号处理组，由第一处理器核和被所述第一处理器核请求实行信号处理的硬件加速器构成；第二信号处理组，由第二处理器核和被所述第二处理器核请求实行信号处理的硬件加速器构成；第三信号处理组，由第三处理器核和被所述第三处理器核请求实行信号处理的硬件加速器构成。 | ||
| 地址 | 日本大阪府 | ||