发明名称 |
非易失性半导体存储器件 |
摘要 |
本发明提供一种使非易失性半导体存储器件的特性提高了的非易失性半导体存储器件,其存储单元包括:用于蓄积电荷的氮化硅膜(SIN),由位于其上下的氧化膜(BOTOX、TOPOX)构成的ONO膜,其上部的存储器栅电极(MG),中间隔着ONO膜位于其侧部的选择栅电极(SG),位于其下部的栅极绝缘膜(SGOX),源极区域(MS)和漏极区域(MD);给存储单元的源极区域(MS)施加正电位,给存储器栅电极(MG)施加负电位,给选择栅电极(SG)施加正电位,使电流从漏极区域(MD)向源极区域(MS)流动,并且将因BTBT而产生的空穴注入氮化硅膜(SIN)中,进行擦除。 |
申请公布号 |
CN1677675B |
申请公布日期 |
2010.11.10 |
申请号 |
CN200510003916.3 |
申请日期 |
2005.01.10 |
申请人 |
瑞萨电子株式会社 |
发明人 |
石丸哲也;久本大;安井感;木村绅一郎 |
分类号 |
H01L27/105(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L27/105(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
胡建新 |
主权项 |
一种非易失性半导体存储器件,其特征在于,包括:(a)在半导体衬底中形成的第1和第2半导体区域,(b)在上述第1和第2半导体区域之间的上述半导体衬底上部形成的、位于上述第1半导体区域侧的第1导电体和位于上述第2半导体区域侧的第2导电体,(c)在上述第1导电体和上述半导体衬底之间形成的第1绝缘膜,(d)在上述第2导电体和上述半导体衬底之间形成的第2绝缘膜,该第2绝缘膜在其内部具有电荷蓄积部;以及(e)电位控制电路,对上述第2半导体区域施加作为正或负的一方的第1极性的电位,对上述第2导电体施加与上述第1极性相反的第2极性的电位,对上述第1导电体施加与上述第1极性相同的极性的电位,从而将与上述第1极性相同极性的第1载流子注入到上述电荷蓄积部,由此进行擦除,上述第1载流子的注入是利用由能带间隧道现象产生的上述第1载流子进行的,上述第1载流子的注入是在上述第1和第2半导体区域间流通电流的状态下进行的。 |
地址 |
日本神奈川县 |