科里奥利质量流量计全数字闭环系统

摘要

科里奥利质量流量计全数字闭环系统，硬件电路上采用数字器件实现了科里奥利质量流量计的稳定闭环控制，主要基于现场可编程逻辑门阵列FPGA实现数字信号处理电路，在FPGA内利用数字信号处理方法实现了CMF数字闭环控制算法，对频率进行实时跟踪；采用非线性幅值控制方法，并在相位控制中引入了FIFO组件，对幅值、相位实现稳定和准确的控制；本发明更好的跟踪CMF测量管振动的变化，得到更为准确的反映流体信息的拾振信号，并将拾振信号以稳定的幅值输出，有利于二次仪表的解算，进而提高CMF的测量精度和稳定性，其使用资源和运算量较小。本发明还解决了两相流的问题，当CMF遭遇两相流时，主动输出幅度可控的与CMF测量管固有频率同频率的正弦信号，强迫CMF测量管继续振动，保证CMF遭遇两相流情况时不停振、测量不间断，使得CMF在两相流时仍能进行流量测量。

主权项

科里奥利质量流量计全数字闭环系统，其特征在于包括：模拟信号预处理电路(1)、模拟数字信号转换电路(2)、数字信号处理电路(3)、数字模拟信号转换电路(9)和模拟信号放大电路(10)；模拟信号预处理电路(1)，对CMF传感器拾振器输出的模拟信号进行预处理；模拟数字信号转换电路(2)，将模拟信号预处理电路(1)输出的模拟量拾振信号按照设定采样率进行采样，转换为相应的数字量拾振信号；数字信号处理电路(3)，以现场可编程门阵列FPGA为核心，包括数字滤波器(4)、信号检测器(5)、相位控制器(6)、幅值控制器(7)、正弦信号发生器(8)、数据缓存单元FIFO(11)及时钟模块(12)；数字滤波器(4)对模拟数字信号转换电路(2)采集的数据进行滤波，消除拾振信号中的噪声干扰，得到滤波后的拾振信号SFD，SFD一方面依次进入FIFO作为激励信号的基准信号待输出，另一方面进入信号检测器(5)对拾振信号SFD进行过零点检测，得到拾振信号的实时频率Fre，在一个信号周期内采用比较法得到拾振信号当前周期的幅值Amp，同时记录CMF测量管的谐振频率CMF_FO，设定Amin为拾振信号的幅值阈值，分两种情况进行控制：(1)若Amp＞Amin，此时拾振信号的输出信号足够大，CMF测量管处于正常测量状态，SFD可用作流量解算，这种情况下，幅值控制器(7)接收Amp信号做幅值控制，输出幅值控制增益G，相位控制器6通过控制FIFO的读请求信号rd_req和写请求信号wr_req对拾振信号和激励信号间的相位差进行控制，相位控制器(6)接收实时频率Fre信号做相位控制，输出读请求信号rd_req和写请求信号wr_req，FIFO在时钟模块输出的clock时钟，写请求信号wr_req和读请求信号rd_req的同时控制下读入SFD，输出S’FD，S’FD与幅值控制增益G相乘即得到数字量的激励信号DD，该DD经数字模拟信号转换电路(9)，转换为模拟量D，再通过模拟信号放大电路(10)放大后控制CMF激励器振动；(2)若Amp＜Amin，此时的拾振信号非常微弱，正在遭遇两相流或多相流的情况，这种情况下，不能再以拾振信号为基准产生激励信号，此时，就用正弦信号发生器(8)产生频率为CMF_FO的大幅值正弦信号，用固定频率的正弦信号用作数字量的激励信号DD，经数字模拟信号转换电路(9)，转换为模拟量D，再通过模拟信号放大电路(10)放大后控制CMF激励器，强迫CMF测量管振动，当拾振信号再次满足Amp≥Amin的条件时，就回到正常的第一种控制情况。