发明名称 | 内嵌式系统与其控制方法 | ||
摘要 | 本发明提供一种内嵌式系统与其控制方法,该系统可用以弥补设置时间违规,包括一序列快闪式存储器以及一存取电路。该序列快闪式存储器还包括一输入接脚及一输出接脚。该存取电路还包括一处理器、一平行至序列移位寄存器、一序列快闪式存储器控制器,以及一时间弥补器。该输入接脚接收一经调整的输入信号,而该输出接脚送出一输出信号。该处理器控制该存取电路的操作。该序列快闪式存储器控制器激活该存取电路的一操作时钟信号。该时间弥补器是通过参考该操作时钟信号以弥补该输出或输入信号的一时序。该平行至序列移位寄存器是将数据由平行型式转换为序列型式。通过本发明,可以调整取样时间,增加准度。 | ||
申请公布号 | CN101042685B | 申请公布日期 | 2010.11.10 |
申请号 | CN200610139329.1 | 申请日期 | 2006.09.22 |
申请人 | 联发科技股份有限公司 | 发明人 | 赖明祥;蔡忠宏 |
分类号 | G06F13/38(2006.01)I | 主分类号 | G06F13/38(2006.01)I |
代理机构 | 北京三友知识产权代理有限公司 11127 | 代理人 | 任默闻 |
主权项 | 一种内嵌式系统,用以弥补时间,其特征在于包括:一序列快闪式存储器,用以储存数据,该序列快闪式存储器包括:一输入接脚,用以接收一经调整的数据输入信号;以及一输出接脚,用以送出一数据输出信号;以及一存取电路,耦合至该序列快闪式存储器以存取该序列快闪式存储器,该存取电路包括:一序列快闪式存储器控制器,用以激活该存取电路的一操作时钟信号;一时间弥补器,用以通过参考该操作时钟信号以弥补该数据输出信号的一时序,以及根据一相位选择参数选择一取样信号,以对该数据输出信号进行取样以产生一经弥补的数据输出信号;一处理器,用以控制该存取电路的操作,该处理器是通过将一型样与不同的经弥补的数据输出信号作比较而决定该相位选择参数,其中该不同的经弥补的数据输出信号是根据不同取样信号而产生;以及一平行至序列移位寄存器,耦合至该时间弥补器,用以将所述经弥补的数据输出信号由平行型式转换为序列型式;其中,该经调整的数据输入信号是由该存取电路加以调整并由该存取电路转移至该序列快闪式存储器。 | ||
地址 | 中国台湾新竹科学工业园区 |