| 主权项 |
一种半导体装置，其特征在于包括：配线基板，其包含形成有复数第1焊垫及复数之第2焊垫之基板主面、及前述基板主面之相反侧的形成有复数第3焊垫之基板背面；；微电脑晶片，其包含平面形状为具有一对第1边之四角形所构成且形成有复数第1接合焊垫之第1表面、于前述复数之第1接合焊垫上分别形成之复数凸块电极、及前述第1表面之反对侧的第1背面，且该微电脑晶片系以前述复数凸块电极与前述配线基板之前述复数第1焊垫分别电性连接而前述第1表面与前述配线基板之前述基板主面相对向之方式安装于前述配线基板之前述基板主面上；记忆晶片，其包含平面形状为具有一对第2边之四角形所构成且形成有复数第2接合焊垫之第2表面、及前述第2表面之反对侧的第2背面，且该记忆晶片系以前述第2背面与前述微电脑晶片之前述第1背面相对向而前述一对第2边分别与前述微电脑晶片之前述一对第1边分别并排之方式安装于前述微电脑晶片之前述第1背面上；复数导线，其将前述记忆晶片之前述复数第2接合焊垫与前述配线基板之前述第2焊垫分别电性连接；及树脂，其将前述微电脑晶片、前述记忆晶片及前述复数导线加以密封；前述记忆晶片之前述复数第2接合焊垫之数目系小于前述微电脑晶片之前述复数第1接合焊垫之数目；前述记忆晶片系以前述记忆晶片之前述一对第2边自前述微电脑晶片之前述一对第1边分别向外侧突出之方式安装于前述微电脑晶片之前述第1背面上。如申请专利范围第1项之半导体装置，其中上述微电脑晶片之复数第1接合焊垫包括与由上述微电脑晶片及上述记忆晶片所构成之系统之内部的介面用之内部接合焊垫、及与前述系统之外部的介面用之外部接合焊垫。如申请专利范围第1项之半导体装置，其中上述复数第1焊垫系配置在位于上述配线基板之上述基板主面之中央部的第1区域，上述复数第2焊垫系配置在位于上述第1区域外侧之第2区域。如申请专利范围第1项之半导体装置，其中上述树脂系形成于自上述微电脑晶片之上述一对第1边分别突出之上述记忆晶片之上述一对第2边之下部。一种半导体装置，其特征在于包括：(a)配线基板，其包含第1面以及与上述第1面相对之第2面，于上述第1面之第1区域中形成第1焊垫，并于包围上述第1区域之第2区域中形成第2焊垫；(b)微电脑晶片，于其表面形成凸块电极，并以上述凸块电极与上述第1焊垫电气性连接之方式搭载于上述配线基板之上述第1区域上；以及(c)第1以及第2记忆晶片，其搭载于上述微电脑晶片之内面上；(c1)上述第1记忆晶片，于其表面形成第3焊垫；(c2)上述第2记忆晶片，于其表面形成第4焊垫；(c3)上述第3以及第4焊垫，使用导电性金属线与上述第2焊垫连接。如申请专利范围第5项之半导体装置，其中较之于上述第3以及第4焊垫数之和，上述凸块电极数为多。如申请专利范围第5项之半导体装置，其中上述配线基板系增层基板。如申请专利范围第5项之半导体装置，其中上述第1焊垫或上述第2焊垫之最短间距为65 μm以下。如申请专利范围第5项之半导体装置，其中藉由上述微电脑晶片控制上述第1以及第2记忆晶片。如申请专利范围第5项之半导体装置，其中(d)上述微电脑晶片之第1方向之宽度，较之于上述第1以及第2记忆晶片之上述第1方向之宽度和为小；上述微电脑晶片包含延伸于与上述第1方向正交之第2方向上之一组边；上述第1记忆晶片于上述一组之边内，自一方之边向外侧突出；上述第2记忆晶片于上述一组之边内，自另一方之边向外侧突出。如申请专利范围第5项之半导体装置，其中上述第1以及第2记忆晶片自上述微电脑晶片之上述一组之边突出的距离，分别为1.5 mm以下。如申请专利范围第5项之半导体装置，其中上述第1以及第2记忆晶片自上述微电脑晶片之上述一组之边突出的距离，分别为1 mm以下。如申请专利范围第5项之半导体装置，其中上述第1以及第2记忆晶片较之于上述微电脑晶片为薄。如申请专利范围第5项之半导体装置，其中上述第1以及第2记忆晶片之厚度为200 μm以下。如申请专利范围第5项之半导体装置，其中上述第1以及第2记忆晶片于自上述微电脑晶片之上述一组之边突出之部分的下部，填充树脂。如申请专利范围第5项之半导体装置，其中上述第1以及第2记忆晶片分别为DRAM或非挥发性记忆体。如申请专利范围第5项之半导体装置，其中上述第3以及第4焊垫于该记忆晶片之中央部成线状配置，或顺沿与该记忆晶片相对之2边成线状配置。如申请专利范围第17项之半导体装置，其中上述第1以及第2记忆晶片，以顺沿上述微电脑晶片之边排列上述第3以及第4焊垫，且不超出其他之记忆晶片上部的方式使用上述导电性金属线与上述第2焊垫连接。如申请专利范围第5项之半导体装置，其中上述第3焊垫以不超出上述第2记忆晶片上部之方式使用上述导电性导线与上述第2焊垫连接；上述第4焊垫以不超出上述第1记忆晶片上部之方式使用上述导电性导线与上述第2焊垫连接。一种半导体装置，其特征在于包含：(a)配线基板，其包含第1面以及与上述第1面相对之第2面，于上述第1面之第1区域中形成第1焊垫，并于包围上述第1区域之第2区域中形成第2焊垫；(b)微电脑晶片，于其表面形成凸块电极，并以上述凸块电极与上述第1焊垫电气性连接之方式搭载于上述配线基板之上述第1区域上；以及(c)复数个记忆晶片，其搭载于上述微电脑晶片之内面上，并于各记忆晶片之各自之表面上形成第3焊垫，上述第3焊垫使用导电性导线与上述第2焊垫连接。 |
