| 主权项 |
一种半导体元件，包括：一主动区，形成于一基底上；复数个垫，其中至少一垫位于该主动区上；复数个金属层，设置于该主动区和该些垫间，该些金属层包括：一顶部金属层，形成至少两个电性绝缘部分，每个电性绝缘部分系位于相对应之一垫下，且耦接该垫；及一第二金属层，位于该顶部金属层下，包括一第一部份、一与该第一部份绝缘之第二部份及一导电物件，其中该第二部份形成一狭缝(slot)，该导电物件耦接该第一部份之一端，且在该第一部份之另一端，位于该狭缝之至少一部份中。如申请专利范围第1项所述之半导体元件，其中位于该主动区上之垫是一凸块垫。如申请专利范围第1项所述之半导体元件，其中位于该主动区上之垫是一接合垫。如申请专利范围第1项所述之半导体元件，其中位于该主动区上之垫是一探针垫。如申请专利范围第1项所述之半导体元件，其中该半导体元件是一覆晶元件，且该顶部金属层是一重新分配层。如申请专利范围第1项所述之半导体元件，其中位于该主动区上之垫包括复数个垫，且更包括该第二金属层之一第三部份，该第三部份形成一凹槽(recess)，以容纳一第二金属线，该第二金属线耦接至该第二金属层之第一部份。如申请专利范围第1项所述之半导体元件，其中该第二金属层之第二部份形成复数个凹槽，每个凹槽用以容纳一相对应之导电物件，该导电物件耦接至该第二金属层之第一部份。如申请专利范围第1项所述之半导体元件，更包括一第三金属层，位于该顶部金属层和该第二金属层间。如申请专利范围第1项所述之半导体元件，其中该导电物件之形状是一细金属线。如申请专利范围第1项所述之半导体元件，其中该第二部份是长方形，且该狭缝是一长狭缝。如申请专利范围第10项所述之半导体元件，其中该长狭缝之长度超过该长方形第二部份尺寸之90%。一种半导体元件，一测试结构整并入该半导体元件，该半导体元件包括一藉由复数个金属层和一主动区分隔之第一垫，该测试结构包括：一测试垫；一导电测试部份，位于该测试垫下；及至少一导电物件，每个导电物件从该导电测试部份延伸入一凹槽，该凹槽形成于该些金属层之一金属层之一部份中，该凹槽系位于该垫下，且和该导电测试部份电性绝缘。如申请专利范围第12项所述之半导体元件，其中该导电测试部份和该凹槽为同一金属层之部份。如申请专利范围第12项所述之半导体元件，其中该导电测试部份和该凹槽系为不同之金属层，该金属层和该不同之金属层系由至少一层间介电层分隔。如申请专利范围第14项所述之半导体元件，其中该导电测试部份包括至少一插塞，填满一导电材料。如申请专利范围第12项所述之半导体元件，更包括一顶部金属层，具有耦接至该第一垫之一第一部份和一耦接至该测试垫之一第二部份。如申请专利范围第12项所述之半导体元件，更包括一第二导电物件，从该导电测试部份延伸入一凹槽，该凹槽系形成于该些金属层中之一金属层的一第二部份中。如申请专利范围第17项所述之半导体元件，其中该第一部份和该第二部份为同一金属层之部份。如申请专利范围第12项所述之半导体元件，更包括一第二导电测试部份和从该第二导电测试部份延伸之一第二导电物件。如申请专利范围第19项所述之半导体元件，其中该导电测试部份和该第二导电测试部份为该些金属层中之不同金属层部份。 |
