| 主权项 |
一种连接器，包含：一基板，具有一基板表面，其中该基板表面具有至少一凹槽；至少一个连接垫，设置于该基板表面上，并位于该凹槽之一侧；至少一个焊垫，设置于该基板表面上，并位于该凹槽之另一侧，以使该凹槽位于该些焊垫和该些连接垫之间；以及至少一个连接端子，设置于该基板表面上，并一对一电性连接至该些焊垫，其中每一该些连接端子具有一焊接部和一弹性对接部，该焊接部系设置于该些焊垫之一者上，该弹性对接部系凸起于该基板表面上，并与该凹槽对准；其中，当该连接器被插拔，而使该连接端子受到撞击而往该基板之方向移动时，该凹槽可容纳该连接端子之该弹性对接部之至少一部份。如申请专利范围第1项所述之连接器，其中该基板为一系统级封装(system in package;SIP)基板，包含一通用序列汇流排(universal serial bus;USB)控制器，电性连接至该些连接垫和该些焊垫，而该些连接垫之数量为四个，该些焊垫之数量为五个，该些连接端子之数量为五个，该些凹槽之数量为五个。如申请专利范围第1项所述之连接器，更包含一固定件，而该些连接端子系穿设于该固定件中。如申请专利范围第3项所述之连接器，更包含一外壳，包覆该基板，其中该外壳具有一第一卡合部，该固定件具有与该第一卡合部配合之一第二卡合部，以使该固定件卡合于该外壳上。如申请专利范围第1项所述之连接器，其中该弹性对接部凸起于该基板表面上之高度系实质介于0.5公厘(mm)至0.7公厘之间。一种储存装置，包含：一系统级封装基板，具有一基板表面，其中该基板表面具有凹槽，该系统级封装基板包含：一记忆体；以及一通用序列汇流排控制器，电性连接至该记忆体，以从该记忆体中撷取资料，或传送资料至该记忆体；以及一通用序列汇流排(universal serial bus;USB)连接器，包含：四个连接垫，设置于该基板表面上，并位于该凹槽之一侧，其中该些连接垫系电性连接至该通用序列汇流排控制器，以供该通用序列汇流排控制器透过该些连接垫来电性连接至一外部装置；五个焊垫，设置于该基板表面上，并位于该凹槽之另一侧，以使该凹槽位于该些焊垫和该些连接垫之间，其中该些焊垫系电性连接至该通用序列汇流排控制器，以供该通用序列汇流排控制器透过该些焊垫来电性连接至该外部装置；五个连接端子，设置于该基板表面上，并一对一电性连接至该些焊垫，以电性连接至该通用序列汇流排控制器，其中每一该些连接端子具有一焊接部和一弹性对接部，该焊接部系设置于该些焊垫之一者上，该弹性对接部系凸起于该基板表面上并与该凹槽对准，以和该外部装置电性连接；其中，当该储存装置被插拔，而使该连接端子受到撞击而往该基板之方向移动时，该凹槽系容纳该连接端子之该弹性对接部之至少一部份。如申请专利范围第6项所述之储存装置，其中该记忆体为快闪记忆体(flash)。如申请专利范围第6项所述之储存装置，更包含一固定件，而该些连接端子系穿设于该固定件中。如申请专利范围第8项所述之储存装置，更包含一外壳，包覆该基板，其中该外壳具有一第一卡合部，该固定件具有与该第一卡合部配合之一第二卡合部，以使该固定件卡合于该外壳上。如申请专利范围第6项所述之储存装置，其中该弹性对接部凸起于该基板表面上之高度系实质介于0.5公厘(mm)至0.7公厘之间。 |
