| 主权项 |
一种时钟同步化器，其用以产生被同步化于接收时脉信号之本地时脉信号，该同步化器包含：一参考震荡器，其被配置以提供具有一参考频率之一参考信号；一合成器电路，其被配置以自该参考信号产生一本地时脉信号；一弹性缓冲器，其包含适用于储存资料之资料储存部；以及一控制链路，其链接该弹性缓冲器至该合成器电路，其中该合成器电路包含一锁相回路电路，该锁相回路电路包含：一被控制震荡器，其被配置以接收一震荡器控制信号，并且，在一被控制震荡器输出产生具有依据于该震荡器控制信号并且决定该本地时脉信号频率之频率的震荡输出信号，一相位检测器，其具有被配置以接收该参考信号之第一输入，一回授路线，其自该被控制震荡器输出至该相位检测器，并且提供一震荡信号至该相位检测器之第二输入，该相位检测器产生一输出信号而指示在该第一输入之该参考信号和该第二输入之该震荡信号之间的一相位差量，以及一震荡器控制信号产生电路，其被配置以接收该相位检测器之输出信号，且依据该相位检测器输出信号而产生该震荡器控制信号，并且其中该弹性缓冲器具有用以接收资料之一资料输入、用以接收一被接收时脉信号之第一时脉输入、用以输出资料之一资料输出、以及被配置以接收来自该合成器电路之本地时脉信号之第二时脉输入，该弹性缓冲器反应于在该第一时脉输入之该被接收时脉信号以依时脉将被提供至资料输入的资料存入该资料储存部，并且反应于在该第二时脉输入之该本地时脉信号以依时脉将该资料储存部之资料取出，该弹性缓冲器进一步被调适以输出一数位充填位准信号，该数位充填位准信号指示被储存于该资料储存部中之资料量，并且该控制链路被配置以接收该数位充填位准信号，并且提供一频率控制信号至该锁相回路电路以依据该数位充填位准信号而控制该震荡输出信号之频率，以便控制该本地时脉频率而维持所需的平均资料数量于该资料储存部中；并且其中该锁相回路电路包含被配置于该回授路线中之一可控制除频器，该可控制除频器被配置以接收该频率控制信号并且被该频率控制信号所控制以设定沿着该回授路线之一除频数值N，以决定该本地时脉频率对该参考频率之比率。依据申请专利范围第1项之时钟同步化器，其中该控制链路包含一数位滤波器，其被配置以过滤该数位充填位准信号并且产生一过滤输出信号。依据申请专利范围第2项之时钟同步化器，其中该频率控制信号是该过滤输出信号。依据申请专利范围第2项之时钟同步化器，其中该频率控制信号是导自于该过滤输出信号。依据申请专利范围第1项之时钟同步化器，其中该参考震荡器包含一晶体震荡器。依据申请专利范围第1项之时钟同步化器，其中该被控制震荡器是一电压控制震荡器。依据申请专利范围第1项之时钟同步化器，其中该相位检测器是一数位相位检测器，其被配置以依据在其第一和第二输入之信号之间的相位差量而提供一数位相位信号。依据申请专利范围第7项之时钟同步化器，其中该相位检测器是一相位和频率检测器。依据申请专利范围第7项或第8项之时钟同步化器，其中该被控制震荡器是一电压控制震荡器，且该震荡器控制信号产生电路包含一滤波器和一充电泵，该充电泵被该数位相位信号所控制，以供应电流至该滤波器，该滤波器被配置以积分被供应之电流而提供一控制电压至该电压控制震荡器作为震荡器控制信号。依据申请专利范围第1项之时钟同步化器，其中该除频器是一数位控制除频器，且该频率控制信号是一数位控制信号。依据申请专利范围第1项之时钟同步化器，其中该锁相回路电路是分数-N型(fractional-N)锁相回路电路，该除频器可受控制而得到N之非整数平均值。依据申请专利范围第1项之时钟同步化器，其中该除频器被配置以分割来自该被控制震荡器的震荡输出信号，并且提供该被分割之信号至该相位检测器之第二输入。依据申请专利范围第1项之时钟同步化器，其中该合成器电路包含至少一个进一步的除频器，该除频器被配置以分割来自该被控制震荡器之震荡输出信号以产生该本地时脉信号。依据申请专利范围第1项之时钟同步化器，其中该本地时脉信号是来自该被控制震荡器之震荡输出信号。依据申请专利范围第1项之时钟同步化器，其中该资料储存部包含一储存阵列，并且该弹性缓冲器包含适用于记录一输入计数器值之一输入计数器、适用于记录一输出计数器数值之一输出计数器、以及一比较器，该弹性缓冲器反应于在该第一时脉输入之时脉脉波以将该输入计数器值增加第一增量，且该输入计数器被配置以提供一输入计数器信号至该比较器，该输入计数器信号是该输入计数器数值之指示，并且提供一输入指示器至该储存阵列，该输入指示器是取决于该输入计数器数值，该弹性缓冲器反应于在该第二时脉输入之一时脉脉波以将该输出计数器数值增加第二增量，且该输出计数器被配置以提供一输出计数器信号至该比较器，该输出计数器信号是该输出计数器数值之指示，并且提供一输出指示器至该储存阵列，该输出指示器是取决于该输出计数器数值，该比较器被配置以依据该输入和输出计数器信号而产生且输出该数位充填位准信号，并且该配置使得反应于在该第一时脉输入之时脉脉波，使资料依时脉被存入该储存阵列中利用该输入指示器所决定之一位置，并且使得反应于在该第二时脉输入之时脉脉波，使资料自该储存阵列中利用该输出指示器所决定的位置被取出。依据申请专利范围第15项之时钟同步化器，其中该第一增量和第二增量具有相等之幅度。依据申请专利范围第15项或第16项之时钟同步化器，其进一步地包含被配置以控制该第一增量之幅度之增量控制电路。依据申请专利范围第15项或第16项之时钟同步化器，其进一步地包含被配置以控制该第一增量和该第二增量之幅度之增量控制电路。依据申请专利范围第15项或第16项之时钟同步化器，其进一步地包含控制电路，后者被配置以控制该第一增量和该第二增量之幅度，以至于该等第一和第二增量具有共同的幅度，且进一步地被配置以当该本地时脉信号成为同步于该被接收之时脉信号时，将该共同幅度自第一数值降低至第二数值。依据申请专利范围第15项之时钟同步化器，其中该储存阵列具有利用第一数目之时脉脉波所定义的深度，该输入计数器是适用于储存一最大输入计数器值，该输出计数器是适用于储存一最大输出计数器值，该最大输入和输出计数器值各是较大于该第一数目。依据申请专利范围第20项之时钟同步化器，其中该等最大输入和输出计数器值之各值是较大于该第一数目至少一个幅度次方。依据申请专利范围第15项之时钟同步化器，其中该输入计数器值利用该输入计数器被记录作为包含多数个数字之一字组，并且该输入指示器被配置以便无关于至少该等多数个数字之最主要数字。依据申请专利范围第22项之时钟同步化器，其中该输入指示器利用该字组之多数个最不主要数字被提供。依据申请专利范围第15项之时钟同步化器，其中该输出计数器数值利用该输出计数器被记录为包含第二组多数个数字之第二字组，并且该输出指示器被配置以便无关于至少该等第二组多数个数字之最主要数字。依据申请专利范围第24项之时钟同步化器，其中该输出指示器利用该第二字组之多数个最不主要数字被提供。依据申请专利范围第15项之时钟同步化器，其中该比较器是适用于藉由比较输入和输出计数器信号以产生该充填位准信号，而产生指示在计数器数值之间差量之一数目，并且自该指示数目减去一预定数目。依据申请专利范围第26项之时钟同步化器，其中该预定数目至少近似地对应该储存阵列深度之一半。依据申请专利范围第1项或第15项之时钟同步化器，其中该控制链路进一步地包含一个三角积分(delta sigma)调变器。依据申请专利范围第1项之时钟同步化器，其中该合成器电路、该弹性缓冲器、和该控制链路形成具有回路频宽的一回路，且该回路频宽能暂时性的增加。一种时钟和资料回复电路，其用以自包含资料和被嵌入时脉资讯之一资料流回复一时脉信号和资料，该电路包含：一资料和时脉抽取电路，其具有被配置以接收包含资料和被嵌入时脉资讯的资料流之一输入，该资料和时脉抽取电路被配置以依据该被嵌入时脉资讯而产生且输出一抽取时脉信号，并且依据该被包含资料而产生且输出一被抽取之资料信号；以及依据申请专利范围第1至28项中任一项之一时钟同步化器，其中该被抽取之时脉信号被提供至该第一时脉输入作为该被接收时脉信号且该被抽取资料信号被提供至该资料输入。依据申请专利范围第30项之时钟和资料回复电路，其中该资料和时脉抽取电路包含一数位锁相回路电路，该数位锁相回路电路被配置以接收进一步的时脉信号和资料流，并且使用系统时脉以抽取且输出该被抽取之时脉信号。依据申请专利范围第31项之时钟和资料回复电路，其并且包含一参考震荡器，该参考震荡器被配置以提供该进一步的时脉信号至该数位锁相回路电路。依据申请专利范围第30项之时钟和资料回复电路，其中该资料和时脉抽取电路包含一数位锁相回路电路，该数位锁相回路电路包含：一数值控制震荡器，其被配置以在一输出产生一震荡信号；一相位检测器，其具有被配置以接收资料流之第一输入，以及被配置以经由一自该数值控制震荡器之该输出的回授路线而接收一震荡信号之第二输入，并且其被配置以输出指示在被提供至其第一和第二输入之信号间的相位差量之相位误差信号；以及一滤波器，其被配置以过滤该相位误差信号并且提供一输出信号以控制该数值控制震荡器，而决定在该数值控制震荡器的输出之震荡信号频率。依据申请专利范围第33项之时钟和资料回复电路，其中该被接收之时脉信号是来自该数值控制震荡器的输出之震荡信号。依据申请专利范围第33项之时钟和资料回复电路，其中该被接收之时脉信号是导自该数值控制震荡器的输出之震荡信号。一种时钟同步化器，其用以产生同步化于一被接收之时脉信号的本地时脉信号，该同步化器包含：一参考震荡器，其被配置以提供具有一参考频率之一参考信号；一合成器电路，其被配置以自该参考信号合成一本地时脉信号，该合成器电路包含具有相位检测器之锁相回路电路，该相位检测器具有被配置以接收该参考信号之第一输入，以及一可控制除频器，其被配置于自一被控制震荡器至该相位检测器的第二输入之回授路线中，该可控制除频器是可控制以设定沿着该回授路线之一除频数值N，以决定该本地时脉频率对该参考频率之比率；一时脉比较电路，其被配置以接收该本地时脉信号和该被接收之时脉信号，并且适用于产生指示在该本地时脉和远距时脉信号之间之非同步性的第一数位信号；以及一控制链路，其链接该时脉比较电路至该除频器，该控制链路被配置以接收该第一数位信号且提供一控制信号至该除频器以依据该第一数位信号而调整该除频数值N，以改变该本地时脉频率且降低该非同步性，其中该时脉比较电路包含具有适用于储存资料之资料储存部的弹性缓冲器，并且该弹性缓冲器具有用以接收资料之一资料输入、用以接收该被接收之时脉信号的第一时脉输入、用以输出资料之一资料输出、以及被配置以接收来自该合成器电路之本地时脉信号之第二时脉输入，该弹性缓冲器反应于在该第一时脉输入之一被接收时脉信号以依时脉将被提供至资料输入的资料存入该资料储存部，并且反应于在该第二时脉输入之本地时脉信号以依时脉将该资料储存部之资料取出，该弹性缓冲器被调适以输出该第一数位信号，该第一数位信号是指示被储存于该资料储存部中之资料量之一数位充填位准信号，并且该控制链路被配置以控制该本地时脉频率，而维持所需的平均资料数量于该资料储存部中。依据申请专利范围第36项之时钟同步化器，其中该资料储存部包含一储存阵列并且该弹性缓冲器包含一适用于记录输入计数器数值之输入计数器、一适用于记录输出计数器数值之输出计数器、以及一比较器，该弹性缓冲器反应于在该第一时脉输入之一时脉脉波，以将该输入计数器数值增加第一增量，并且该输入计数器被配置以提供一输入计数器信号至该比较器，该输入计数器信号是该输入计数器数值之指示，并且提供一输入指示器至该储存阵列，该输入指示器是取决于该输入计数器数值，该弹性缓冲器反应于在该第二时脉输入之一时脉脉波，以将该输出计数器数值增加第二增量，并且该输出计数器被配置以提供一输出计数器信号至该比较器，该输出计数器信号是该输出计数器数值之指示，并且提供一输出指示器至该储存阵列，该输出指示器是取决于该输出计数器数值，该比较器被配置以依据该输入和输出计数器信号而产生且输出该数位充填位准信号，并且该配置使得反应于在该第一时脉输入之时脉脉波，使资料依时脉被存入该储存阵列中利用该输入指示器所决定之一位置，并且使得反应于在该第二时脉输入之时脉脉波，使资料自该储存阵列中利用该输出指示器所决定的位置被取出。依据申请专利范围第36或37项之时钟同步化器，其中该控制链路进一步地包含一三角积分调变器。依据申请专利范围第36项之时钟同步化器，其中该合成器电路、该时脉比较电路、和该控制链路形成具有回路频宽的一回路，且该回路频宽能暂时性的增加。一种产生同步化于接收时脉信号之本地时脉信号的方法，该方法包含之步骤有：产生具有一参考频率之一参考信号；使用一锁相回路电路以自该参考信号合成一本地时脉信号；提供一被接收时脉信号至一包含适用于储存资料之资料储存部的弹性缓冲器之第一时脉输入；提供资料至该弹性缓冲器之资料输入；提供该本地时脉信号至该弹性缓冲器之第二时脉输入，该弹性缓冲器具有用以输出资料之一资料输出并且反应于在该第一时脉输入之被接收时脉信号以依时脉将被提供至资料输入的资料存入该资料储存部，并且反应于在该第二时脉输入之本地时脉信号以依时脉将该资料储存部之资料取出；自该弹性缓冲器以产生且输出指示被储存于该资料储存部中之资料量的数位充填位准信号；并且使用该数位充填位准信号以控制该锁相回路电路，而控制该本地时脉频率以藉由沿着该锁相回路之一回授路线而设定一除频数值N以维持所需的平均资料数量于该资料储存部中，以便决定该本地时脉频率对该参考频率之比率。依据申请专利范围第40项之方法，其进一步地包含利用一数位滤波器以过滤该数位充填位准信号且使用该被过滤之数位充填位准信号以控制该锁相回路电路之步骤。依据申请专利范围第40或41项之方法，其中该锁相回路电路包含一可控制除频器，其被配置于自一被控制震荡器至一相位检测器之回授路线中并且可控制以设定沿着该路线之除频数值N，而决定该本地时脉频率对该参考频率之比率。依据申请专利范围第42项之方法，其中该回路包括以下步骤：合成一本地时脉信号；提供该本地时脉信号至该弹性缓冲器的第二时脉输入；自该弹性缓冲器产生且输出一数位充填位准信号；及使用该数位充填位准信号以控制该锁相回路，而控制该本地时脉频率，该回路具有一回路频宽，且该等步骤以相对于其随后执行时之回路频宽暂时性增加的回路频宽而被执行。依据申请专利范围第40项之方法，其中该资料储存部包含一储存阵列，并且该弹性缓冲器包含适用于记录一输入计数器数值之输入计数器、适用于记录一输出计数器数值之一输出计数器、以及一比较器，该方法进一步地包含之步骤有，反应于在该第一时脉输入之一时脉脉波而将该输入计数器数值增加第一增量、自该输入计数器提供一输入计数器信号至该比较器，该输入计数器信号是该输入计数器数值之指示、提供一输入指示器至该储存阵列，该输入指示器是取决于该输入计数器数值，反应于在该第二时脉输入一时脉脉波以将该输出计数器数值增加第二增量、自该输出计数器提供一输出计数器信号至该比较器，该输出计数器信号是该输出计数器数值之指示、提供一输出指示器至该储存阵列，该输出指示器是取决于该输出计数器数值，使用该比较器以依据该输入和输出计数器信号而产生且输出该数位充填位准信号，反应于在该第一时脉输入之时脉脉波，使资料依时脉被存入该储存阵列中利用该输入指示器所决定之一位置，且反应于在该第二时脉输入之一时脉脉波，使资料自该储存阵列中利用该输出指示器所决定的位置被取出。依据申请专利范围第44项之方法，其进一步地包含控制该等第一和第二增量之至少一者幅度的步骤。依据申请专利范围第45项之方法，包含之步骤有：当本地时脉信号成为同步化于被接收时脉信号时，调整该等第一和第二增量之幅度。依据申请专利范围第45或46项之方法，其包含之步骤有：控制该等第一和第二增量以至于它们具有一共同之幅度，并且当该本地时脉信号成为同步于该被接收时脉信号时，将该共同幅度自第一数值降低至第二数值。依据申请专利范围第44项之方法，包含之步骤有：记录该输入计数器数值作为包含多数个数字之一字组，并且仅使用该字组之最不主要部份作为输入指示器。依据申请专利范围第44项之方法，其包含之步骤有：记录该输出计数器数值作为包含第二组多数个数字之第二字组，并且仅使用该第二字组之最不主要部份作为输出指示器。依据申请专利范围第44项之方法，其中使用该比较器以产生该充填位准之步骤包含比较该等输入和输出计数器信号以产生指示在该等计数器数值之间差量之一数目，并且自该指示数目减去一预定数目。依据申请专利范围第40项或44项之方法，其进一步地包含三角积分调变该数位充填位准信号。一种用以在由一被接受时脉信号所决定之一频率下产生一本地时脉信号之电路，其包含：一用以产生该本地时脉信号之锁相回路，该锁相回路包含：一用以产生一震荡器输出信号之被控制震荡器，该震荡器输出信号之频率决定该本地时脉信号；一包含一个可控制除频器的回授路线，该可控制除频器系用来接收由该被控制震荡器产生的震荡器输出信号或从该震荡器输出信号引得的一信号，且用以处理该上述信号而产生一回授信号，该处理包括在该可控制除频器中做将频率除以一因子N的动作；及一用以接收一参考时脉信号和该回授信号以及检测它们相对相位的相位检测器，来自该相位检测器的一输出被耦接至该被控制震荡器的一控制输入，而依照该相位检测器的检测结果来控制从该被控制震荡器输出之该震荡器输出信号的频率；一弹性缓冲器，系被设置以在该接收时脉的控制之下储存接收资料，并被设置以在该本地时脉的控制之下读出资料，并被设置以提供一指示未读资料之充满程度的数位充填位准信号，及一控制链路，系用以接收该数位充填位准信号，且提供一至少部分由该数位充填位准信号之值所引得的控制信号至该锁相回路之可控制除频器，用以控制该可控制除频器之因子N。依据申请专利范围第52项之电路，其中该锁相回路包含一滤波器，且该相位检测器之该输出经由该滤波器与该被控制震荡器之该控制输入耦接在一起。依据申请专利范围第52项之电路，其中该控制链路包含一数位滤波器，该数位滤波器可将该数位充填位准信号或从该数位充填位准信号引得的一数位信号滤波。依据申请专利范围第52项之电路，其中该锁相回路系一分数-N型锁相回路，且该可控制除频器可控制来达成N的一个非整数平均值。依据申请专利范围第55项之电路，其包含一连接来接收该控制信号的三角积分(sigma-delta)调变器，该电路藉由三角积分调变以调变该控制信号，且提供调变后的信号至该可控制除频器。依据申请专利范围第52项之电路，其被配置成可使包含该锁相回路、该弹性缓冲器、及该控制链路的该回路之回路频宽暂时性的增加。 |
