| 主权项 |
一种多重埠记忆体元件，包含：一或多记忆库；复数个埠提供以存取耦合至该一或多记忆库之元件，每一该埠系于一局部埠时脉频率下操作；一时脉分送网路用以分送一系统时脉讯号及于该记忆体元件中之一埠时脉讯号，该系统时脉讯号具有一系统时脉频率及该埠时脉讯号具有一埠时脉频率；以及复数个埠耦合至该时脉分送网路及该一或多记忆库，且提供该一或多记忆库以存取耦合至该复数埠之元件；其中该系统时脉讯号及该埠时脉讯号系供应于每一该复数埠，且其中每一该复数埠包含一相关之第一时脉分流电路系接收该埠时脉讯号并使用该埠时脉讯号以于该局部埠时脉频率下产生一局部埠时脉讯号至一代表埠，及一相关之第二时脉分流电路系接收该埠时脉讯号并使用该埠时脉频率于该系统时脉频率下产生该局部埠时脉讯号，该局部埠时脉讯号藉由于该局部埠时脉频率下以操作该相关埠。如请求项第1项所述之多重埠记忆体元件，其中每一该埠之该第一时脉分流电路系包含串联连接之复数个多工器。如请求项第2项所述之多重埠记忆体元件，其中每一该埠之该第一时脉分流电路藉由该第一时脉分流电路接收一输入时脉讯号及输出该输入时脉讯号或是藉由一选定量分流该输入时脉讯号以输出具有一减少频率之一讯号来变更该埠时脉讯号。如请求项第1项所述之多重埠记忆体元件，其中每一该埠包含一物理层，每一该埠之该物理层包含一第一部份系于系统时脉频率下操作及一第二部份系于局部埠时脉频率下操作。如请求项第4项所述之多重埠记忆体元件，其中每一该埠之该物理层更包含一传输电路及一接收电路。如请求项第5项所述之多重埠记忆体元件，其中每一该物理层之该传输电路之一第一部份及该接收电路之一第二部份系位于该物理层之该第一部份，以及该物理层之该传输电路之一第二部份及该接收电路之一第二部份系位于该物理层之该第二部份。如请求项第6项所述之多重埠记忆体元件，其中该传输电路之该第一部份包含复数个暂存器用以闭锁从该复数个记忆库之资料，以及该传输电路之该第二部份包含一多工器用以选择该复数个暂存器中之一之一输出。如请求项第7项所述之多重埠记忆体元件，其中该接收电路之该第二部份系包含复数个暂存器用以闭锁从该埠所接收之资料，以及该接收电路之该第一部份系包含一多工器用以选择该复数个暂存器中之一之一输出。 |
