发明名称 多处理器解码器系统与方法
摘要
申请公布号 TWI353791 申请公布日期 2011.12.01
申请号 TW096135585 申请日期 2007.09.21
申请人 亞拿羅設計公司 美國 发明人 优塞夫 史丹;高登 史特林
分类号 H04N7/26;G06T1/00 主分类号 H04N7/26
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种多处理器解码器系统,其包括:处理一组资料巨集区块之复数个已连接处理器,各处理器具有一第一模式以产生及储存用于一资料巨集区块之一熵解码输出至一相关联之储存元件中,及一第二模式以回应于一先前已储存之巨集区块熵解码输出、来自至少一个邻接巨集区块之预先决定资料与来自另一已连接处理器之资料,以从相关联之储存元件中撷取并解码已储存之巨集区块资料;各处理器先于该第二模式中至少部分地完成该已储存之巨集区块资料之该解码,其后才致能下一个已连接处理器以操作于该第二模式中;各处理器于该第一模式中,在该熵解码输出之产生完成后,随即产生一开始信号,以致能下一个已连接处理器以操作于该第一模式中;及最后一个已连接处理器于该第二模式中之处理操作完成后,随即产生一致能信号,而将该等已连接处理器移位至下一组资料巨集区块。
地址 美国