| 摘要 |
<p>Ce processeur (80) de traitement de données numériques comporte au moins un opérateur papillon (82) pour l'exécution d'un calcul de transformée de Fourier rapide, cet opérateur papillon présentant une architecture en pipeline pour la réception et le traitement cadencés de données d'entrée (A, B, C) au rythme d'un signal d'horloge. Cette architecture en pipeline comporte une pluralité d'éléments (R1,...,R11, 36, 38, 40, 42, 46, 48, 50, 84') incluant des modules matériels d'addition, soustraction et multiplication et des liens de transmission cadencée de données entre ces modules. Au moins un élément (48, 50, 84') de cette architecture en pipeline est configurable à l'aide d'au moins un paramètre programmable, entre une première configuration dans laquelle l'opérateur papillon réalise ledit calcul de transformée de Fourier rapide et une seconde configuration dans laquelle l'opérateur papillon réalise un calcul de métriques d'une implémentation d'un algorithme de décodage canal.</p> |
