脉冲干扰消除电路

摘要

本发明提出一种脉冲干扰消除电路，其包括多个信号传送单元。这些信号传送单元彼此串联以形成一信号传送单元串列，且信号传送单元串列的第一个信号传送单元接收数位信号。每一个信号传送单元皆包括第一开关、第一延迟电路及第二开关。第一开关的第一端耦接至信号传送单元串列中的前一级信号传送单元。第一延迟电路的输入端耦接至第一开关的第二端。第二开关耦接于第一延迟电路的输出端与第一电压之间。当数位信号为第一逻辑时，第一开关为不导通，第二开关为导通。当数位信号为第二逻辑时，第一开关为导通，第二开关为不导通。

主权项

一种脉冲干扰消除电路，包括：多个信号传送单元，该些信号传送单元彼此串联以形成一信号传送单元串列，而该信号传送单元串列的第一个信号传送单元接收一数位信号，其中该些信号传送单元的其中一者包括：一第一开关，其第一端耦接至该信号传送单元串列中的前一级信号传送单元，其中当该数位信号为一第一逻辑时，该第一开关为不导通，当该数位信号为一第二逻辑时，该第一开关为导通；一第一延迟电路，其输入端耦接至该第一开关的第二端；以及一第二开关，耦接于该第一延迟电路的输出端与一第一电压之间，其中当该数位信号为该第一逻辑时，该第二开关为导通，当该数位信号为该第二逻辑时，该第二开关为不导通。如申请专利范围第1项所述之脉冲干扰消除电路，其中该第一延迟电路包括：一第一电阻，其第一端耦接该第一开关的第二端；以及一第一电容，耦接于该第一电阻的第二端与一第二电压之间。如申请专利范围第2项所述之脉冲干扰消除电路，其中该第一电阻为寄生电阻。如申请专利范围第2项所述之脉冲干扰消除电路，其中该第一电容为寄生电容。如申请专利范围第1项所述之脉冲干扰消除电路，其中每一该些信号传送单元更包括一缓冲器，其输入端耦接该第一延迟电路的输出端，而该缓冲器的输出端耦接至该信号传送单元串列中的下一级信号传送单元。如申请专利范围第1项所述之脉冲干扰消除电路，其中每一该些信号传送单元更包括：一第一反相器，其输入端耦接该第一延迟电路的输出端；一第三开关，其第一端耦接该第一反相器的输出端，其中当该数位信号为该第一逻辑时，该第三开关为不导通，当该数位信号为该第二逻辑时，该第三开关为导通；一第二延迟电路，其输入端耦接至该第三开关的第二端；一第四开关，耦接于该第二延迟电路的输出端与一第三电压之间，其中当该数位信号为该第一逻辑时，该第四开关为导通，当该数位信号为该第二逻辑时，该第四开关为不导通；以及一第二反相器，其输入端耦接该第二延迟电路的输出端，而该第二反相器的输出端耦接至该信号传送单元串列中的下一级信号传送单元。如申请专利范围第6项所述之脉冲干扰消除电路，其中该第二延迟电路包括：一第二电阻，其第一端耦接该第三开关的第二端；以及一第二电容，耦接于该第二电阻的第二端与该第二电压之间。如申请专利范围第7项所述之脉冲干扰消除电路，其中该第二电阻为寄生电阻。如申请专利范围第7项所述之脉冲干扰消除电路，其中该第二电容为寄生电容。如申请专利范围第7项所述之脉冲干扰消除电路，其中该第二电压为一接地电压。如申请专利范围第6项所述之脉冲干扰消除电路，其中该第一电压及该第三电压分别为一接地电压及一系统电压。如申请专利范围第6项所述之脉冲干扰消除电路，其中该第一及该第三开关皆为一传输闸。如申请专利范围第6项所述之脉冲干扰消除电路，其中该第二及该第四开关分别为一N型金氧半导体(NMOS)电晶体及一P型金氧半导体(PMOS)电晶体。如申请专利范围第1项所述之脉冲干扰消除电路，其中该第一逻辑及该第二逻辑分别为一逻辑高准位及一逻辑低准位。