用于唯读记忆体之记忆格

摘要

本发明揭露一种唯读记忆格，该唯读记忆格比起以前知的记忆格显着地有较少的总面积。本发明使用最少二层来程式化记忆格，而不在制造程序中仅使用一层来程式化记忆格。此弹性使该记忆格的面积可以减少，进而产生具有更有效面积利用率的唯读记忆体(ROM)因而进一步降低成本。随着位元线长度与电容减少，速度与电力消耗亦被改善。

主权项

一种包含复数个唯读记忆格之唯读记忆体，每一唯读记忆格含有二个二进位位元，并包含：一基底；一预先定义的二进位记忆格界线，该预先定义的二进位记忆格界线系覆于该基底上；一单一扩散岛状区，该单一扩散岛状区系建构在该预先定义的记忆格界线内且在该基底上；金属接触点，该等金属接触点系于该单一扩散岛状区上形成，以定义该二进位记忆格的预先定义之内容，其中仅需要该单一扩散岛状区和该等金属接触点即可实现该二进位记忆格的该预先定义之内容，其中每一记忆格经配置，藉由修改不同记忆格之该单一扩散岛状区与该等金属接触点，以储存该等二个二进位位元成为该等二进位位元的四个可能组合之任何一者。如申请专利范围第1项所述之唯读记忆体，其中该基底是一P型基底。如申请专利范围第1项所述之唯读记忆体，其中该基底是一N型基底。一种设计一唯读记忆体的方法，该方法包含以下步骤：决定该唯读记忆体的该实体区；决定需要被储存于该实体区的二进位位元的该数量；在该预先定义的区铺上(tiling)该记忆格界线的行与列，每一格界线定义用以储存二个二进位位元的一记忆格，该等格界线足够等于所需二进位位元的数量；在每一记忆格界线内定义一单一扩散区；定义在每一记忆格之该扩散区上的金属接触点，该单一扩散区以及该等金属接触点定义在每一记忆格中该等位元的该等预先定义之二进位数值，其中藉由修改不同记忆格之该单一扩散岛状区与该等金属接触点，每一记忆格经配置以储存该等二个二进位位元成为该等二进位位元的四个可能组合之任何一者。如申请专利范围第4项所述之方法，其中每一记忆格中之该等位元的该等预先定义之二进位数值可以藉由重新定义该扩散区与该等金属接触点二者来改变。如申请专利范围第4项所述之方法，其中每一记忆格中之该等位元的该等预先定义之二进位数值可以藉由重新定义该扩散区来改变。如申请专利范围第4项所述之方法，其中每一记忆格中之该等位元的该等预先定义之二进位数值可以藉由重新定义该等金属接触点来改变。如申请专利范围第4项所述之方法，其中在每一记忆格内的已定义的该单一扩散区的该总面积符合一预先定义的最小总扩散面积，该最小总扩散面积系藉由即将用来制造该唯读记忆体的制程来决定。如申请专利范围第4项所述之方法，其中定义该等金属接触点的步骤包含以下步骤：藉由耦接于一第一金属层与一第二金属层的一通孔层来定义该等金属接触点。一种唯读记忆体，包含复数个唯读记忆格该等复数个唯读记忆格储存二个二进位位元且包含不多于一个在一基底上制造之扩散岛状区与至少二个且不多于三个金属接触点，以定义该唯读记忆格，其中每一记忆格经配置，藉由修改不同记忆格之该单一扩散岛状区与该等金属接触点，以储存该二个二进位位元成为该等二进位位元的四个可能组合之任何一者。：如申请专利范围第10项所述之唯读记忆体，其中该基底是一P型基底。一种在一基底上制造复数个唯读记忆格以建立一唯读记忆体的方法，该方法包含以下步骤：决定该唯读记忆体必须要有之二进位位元的所需数量；决定每一唯读记忆格所需的最小面积；在该基底面积上铺以复数个匣(boxes)，每一匣包含该唯读记忆格的该最小面积；在该已铺设的匣中之每一者内，形成具有一预先定义面积的扩散岛状区；以及在该扩散岛状区上形成金属接触点，该基底、该扩散岛状区以及该等金属接触点定义每一个别的记忆格之一预先定义之二进位位元组合，其中藉由修改不同记忆格之该单一扩散岛状区与该等金属接触点，每一记忆格经配置以储存该二个二进位位元成为该等二进位位元的四个可能组合之任何一者。如申请专利范围第12项所述之方法，其中改变每一记忆格中预先定义的二进位位元组合需要改变一形成该扩散岛状区所必须的遮罩与一形成该等金属接触点所必须的遮罩。如申请专利范围第12项所述之方法，其中所有扩散岛状区的总面积系等于用以制造该等唯读记忆格之制程所需的一最小扩散面积。如申请专利范围第12项所述之方法，其中在该扩散岛状区上形成金属接触点的步骤包含以下步骤：在一第一和第二金属层间形成通孔，而该等通孔、第一金属层和第二金属层之该组合在该扩散岛状区上形成该等金属接触点。如申请专利范围第12项所述之方法，其中藉由重新定义该等扩散岛状区及在该等扩散岛状区上形成该等金属接触点所必须的该等金属层与通孔层的任一者，该等唯读记忆格可重新程式化。