| 摘要 |
本发明提供非挥发性记忆体及整合记忆体与周边电路之制造过程。使用诸如一第一多晶矽层之一电荷储存材料层而在一半导体基板上形成诸如包括多个非挥发性储存元件之反及串之若干组电荷储存区。在该等电荷储存区上提供一中间介电层。在该基板上沈积诸如一第二多晶矽层之一导电材料层且对其进行蚀刻以形成用于该等电荷储存区之控制闸极及用于若干组储存元件之选择电晶体之闸极区。自该基板之一部分移除该第一多晶矽层，进而促进仅由该第二多晶矽层制造该等选择电晶体闸极区。亦将周边电路形成并入制造过程中以形成用于诸如高电压且逻辑电晶体之装置之闸极区。此等装置之闸极区可由形成该记忆体阵列之控制闸极的层形成。 |
